摘要：  電子設計自動化(EDA)大廠正卯足勁強攻高速模擬混合信號(AMS)設計模擬/驗證方案。

關鍵字：  電子設計自動化，  EDA，  AMS，  設計模擬，  驗證方案

電子設計自動化(EDA)大廠正卯足勁強攻高速模擬混合信號(AMS)設計模擬/驗證方案。隨著系統(tǒng)單晶片(SoC)內部模擬混合訊號電路激增，包括明導國際(Mentor Graphics)、新思科技(Synopsys)及益華電腦(Cadence)，均積極擴展相關芯片模擬與驗證工具陣容，以便加速高復雜性SoC開發(fā)流程，并確保芯片品質與效能無虞。

明導國際副總裁暨深次微米部門總經理Robert Hum

明導國際副總裁暨深次微米部門總經理Robert Hum認為，未來EDA工具商還須加強芯片模擬與驗證工具之間的溝通機制，發(fā)展更先進的自動化驗證方案。

明導國際副總裁暨深次微米部門(DSM)總經理Robert Hum表示，為強化芯片效能，SoC導入模擬元件的比重正不斷攀升，目前已接近30～50%比例，因而引爆大量模擬混合訊號設計需求。尤其此類設計在電路布局、信號干擾校正方面較數位電路復雜許多，晶片商需要更強大的EDA，方能提高生產效益，并避免反覆修改設計所帶來的嚴重損失。

Hum強調，快速、精準的SoC混合信號、移動模型模擬，以及特性描述和測試程式，將是往后EDA工具供應商的產品布局重點。明導國際近期已展開模擬混合設計方案補強動作，除升級自動化測試功能、更新模擬與數位介面外，亦提高電路和混合信號區(qū)塊(Block)分析速度，以兼顧SoC各個設計環(huán)節(jié)，為客戶省下30%以上產品研發(fā)時間，品質也不打折。

明導國際深次微米部門行銷總監(jiān)Linda Fosler補充，明導國際將于2013年第一季發(fā)布具All-in-one標準元件資料庫特性描述、信號檢測與分析功能的AMS 12.2新版EDA工具，全面提高模擬混合信號發(fā)射端的驗證效能。

AMS設計模擬/驗證方案 src="/News/UploadFile/2008/20121211151657151.jpg">

此外，SoC須在低功耗、小體積的前提下達成高運算效能，又要因應快速上市的時間壓力，因而對SPICE的要求也日益嚴格。Fosler透露，明導國際正加碼投注研發(fā)資源，優(yōu)化SPICE模擬器速度、精準度與吞吐量，并贏得不少IC設計客戶青睞;其中，威盛電子借力該公司的Eldo Premier工具，已在一項40納米(nm)鎖相回路(PLL)設計上縮短75%模擬時間，遂能超前競爭對手提早卡位市場。

在此同時，新思科技也全力改善模擬混合信號設計驗證工具，搶攻SoC設計商機。為同步支持SoC內部大量數位、模擬元件及混合信號分析，該公司持續(xù)擴充EDA功能配置與相關測試程式，專注發(fā)展并行驗證方法，日前并揭露旗下最新版SoC模擬和驗證工具新功能;其中，波形交叉探測(Waveform Cross Probing)可讓用戶輕松連結芯片現有或新建信號波形，并進行交叉檢測，達到快速糾錯目的。

至于Cadence則以階層式共通功率格式(Common Power Format， CPF)為基礎的周延低功耗設計意圖方法(Power Intent Methodology)，協(xié)助英商劍橋半導體(CSR)實現復雜的混合信號芯片試產。