【導讀】從臺積電推遲40nm工藝看產(chǎn)業(yè)鏈發(fā)展形勢
    時下的微電子產(chǎn)業(yè)鏈已是一個相當龐大的系統(tǒng)結(jié)構(gòu)，從最上游的晶圓制造代工廠(Foundy)、中游的無晶圓廠設(shè)計公司(Fabless)，直到下游的OEM(原始設(shè)備制造商)、ODM(原始設(shè)計制造商)，無不在電子信息產(chǎn)品的制造過程中發(fā)揮著無可取代的作用。從微電子產(chǎn)業(yè)的特點來看，生產(chǎn)制造是基礎(chǔ)，研發(fā)設(shè)計是靈魂，二者只有相輔相成才能多快好省地推出滿足市場需求的產(chǎn)品。最近，國內(nèi)外媒體報道的臺積電(TSMC)40nm工藝推遲至明年一季度的消息，著實在業(yè)界引起了不小的反響，受影響最大的莫過于AMD-ATI了，但其他的先進制成追隨者例如Altera等所受拖累也不可謂不小。 

    臺積電40nm工藝的擱淺 

    此前，在Intel、IBM和AMD紛紛投向45nm的時候，臺積電決定直接跳到40nm的代工服務(wù)這一制程。按照計劃，臺積電會在今年晚些時候上馬40nm工藝生產(chǎn)線。 

    目前與臺積電在40nm工藝方面合作的主要客戶包括AMD、Altera、Broadcom、Conexant、NVIDIA、Spansion、Synopsys及VIA，最近Sun Microsystems也選擇了臺積電，來代工生產(chǎn)UltraSPARC處理器。 

    然而，臺積電40nm推出計劃被不斷延遲，由明年1月份又進一步延后到了2-3月份。臺積電的變更必將對這些雄心勃勃直指40nm的客戶們的研發(fā)計劃乃至交付產(chǎn)品的時間產(chǎn)生一定的影響，最終還可能引發(fā)一系列連鎖反應，使終端產(chǎn)品的上市受到拖累。Altera是臺積電先進工藝的忠實追隨者，在此之前也確實享受到了臺積電對先進工藝的執(zhí)著所帶來的好處，所以這次依然跟隨臺積電40nm計劃在今年4月高調(diào)宣稱2008年第四季度推出40nm產(chǎn)品，并向外界描述了諸多其未來40nm產(chǎn)品的優(yōu)勢。此次臺積電推遲40nm工藝的消息，無疑對他們是一個不小的打擊。 

    作為行業(yè)基礎(chǔ)的代工廠，在微電子產(chǎn)業(yè)價值鏈中起著決定性的先導作用。它將決定設(shè)計公司的下一代工藝、交貨日期以及系統(tǒng)開發(fā)的進展；而代工廠良品率的高低更與芯片的價格、性能穩(wěn)定性，直至OEM或ODM的終端產(chǎn)品有著密不可分的關(guān)系。 

    歷史上，因初期制造工藝復雜導致芯片良品率過低、成本居高不下、交貨時間拉長，諸如此類令系統(tǒng)廠商叫苦不迭的情形時有發(fā)生。去年8月，NVIDIA就曾因臺積電產(chǎn)能問題陷入供貨緊缺的窘境。而AMD也發(fā)生過相同的情況，對下游廠商的負面影響非常大。旺季來臨時的嚴重缺貨，幾乎使廠商無產(chǎn)品可賣。
 
    從目前看，受臺積電推遲40nm計劃影響最大的莫過于最先希望采用新工藝的半導體廠商們，像AMD的ATI顯卡部門、Altera等。ATI近年來一直對新工藝情有獨鐘，其下一代主流臺式顯卡RV870很可能會升級到40nm工藝，如果真是這樣，它無疑會受到最大的影響，甚至不排除RV870先期繼續(xù)使用55nm，以后再升級為40nm的可能。在采用新工藝方面比較激進的Altera原計劃在今年交付40nm芯片，現(xiàn)在看來已經(jīng)不可能了。也有一些公司對新工藝非常謹慎，像NVIDIA，它剛剛邁過了55nm的門檻，可能不會一下子跳到40nm，因此不會受到任何影響。 

    地處半導體工業(yè)源頭的代工廠，稍有風吹草動就曾引起整個產(chǎn)業(yè)鏈一系列連鎖反應，如今臺積電40nm工藝的推遲使人們不得不再次對這一現(xiàn)象進行深刻反思。競爭并沒有什么錯誤，但是必須充分考慮到產(chǎn)業(yè)鏈的方方面面，為了競爭而競爭有時難免會因些許閃失而殃及池魚。 

    40nm工藝的來龍去脈 

    2007年6月，臺積電宣布2009年投產(chǎn)32nm，而2008年是過渡性的40nm工藝。臺積電稱，該公司目前有200多名工程師正在研發(fā)32nm工藝，預計2009年第四季度即可投產(chǎn)。臺積電當時的說法是，其65nm工藝已經(jīng)成熟，正在準備轉(zhuǎn)入45nm工藝并量產(chǎn)。在實現(xiàn)32nm之后，他們還將繼續(xù)向22nm進發(fā)。在45nm和32nm之間，臺積電將在2008年的某個時候推出過渡性的40nm工藝，就像90nm與65nm之間的80nm工藝的情形一樣。 

    不過，9個月之后，臺積電又公布了40nm工藝細節(jié)的更新，即跳過45nm，直接為客戶提供40nm芯片代工服務(wù)。臺積電這一舉動，完全是市場壓力競爭使然。在AMD、IBM和英特爾已經(jīng)采用45nm工藝的情況下，臺積電希望通過轉(zhuǎn)向40nm工藝的捷徑，為客戶提供更加先進的代工生產(chǎn)。 

    與45nm工藝相比，40nm工藝的確前進了一小步。臺積電40nm工藝將有側(cè)重功耗的40LP和側(cè)重性能的40G兩個方案，其中40LP工藝將主要用來生產(chǎn)無線通信芯片和移動芯片，而40G工藝將主要來代工游戲機芯片、圖形芯片和其他高性能芯片。 

    發(fā)布該消息時臺積電表示：“我們的技術(shù)，可以確保原來45nm芯片向40nm工藝的完美轉(zhuǎn)移。臺積電投入了巨大的人力物力，將確保這種轉(zhuǎn)移是透明的，芯片設(shè)計師只需要集中精力實現(xiàn)其性能目標?！?nbsp;

    據(jù)稱，臺積電40nm工藝采用極低介電系數(shù)材料和193nm浸沒光刻工藝，目前已經(jīng)拿出了40nm的SRAM試驗芯片，芯片尺寸0.242微米為業(yè)界最小，門密度是臺積電之前的65nm工藝的2.35倍。 

    今年5月，一直宣稱下一代FPGA是基于45nm制造工藝的Altera發(fā)布了業(yè)界首款40nm FPGA，據(jù)稱在密度、性能和低功耗方面遙遙領(lǐng)先。它具備680K邏輯單元(LE)，1，330萬邏輯門，是容量最大的PLD器件，可滿足眾多市場對各種高端應用的需求，如無線和有線通信、軍事、廣播和ASIC原型開發(fā)等。這也標志著PLD市場40nm的揭幕戰(zhàn)正式打響。 

    Altera公司解釋說，該公司和代工廠商臺積電從2006年就開始針對下一代FPGA工藝進行研發(fā)，最初階段所進行的設(shè)計和測試都是基于45nm制造工藝，但考慮到成熟的工藝，臺積電建議新產(chǎn)品采用40nm工藝，以保持產(chǎn)品的領(lǐng)先優(yōu)勢。這種超前一般工藝節(jié)點半步(Half-step)的做法在產(chǎn)業(yè)中不乏先例。 

    除了滿足設(shè)計人員所需的更高數(shù)據(jù)速率、更高接口帶寬和更強數(shù)據(jù)處理能力，Altera的解決方案還具有FPGA硬件和軟件協(xié)同設(shè)計和協(xié)同驗證的優(yōu)勢，可以使產(chǎn)品面市縮短幾個月的時間，而使用HardCopy ASIC還具有ASIC量產(chǎn)和低風險的優(yōu)勢。不過，隨著臺積電推遲40nm工藝的消息，這些優(yōu)勢似乎都打了一個大大的折扣。在45nm工藝剛剛開始成熟的今天，40nm工藝時代是否真的已經(jīng)到來，是否存在一些無法避免的商業(yè)風險，都值得人們認真思考。不管怎樣，臺積電40nm工藝最終投產(chǎn)時間的推遲對于對工藝比較敏感的廠商來講并不是個好消息。  [!--empirenews.page--]

    代工廠的市場風險
 
    上世紀90年代全球代工模式剛剛興起時，代工業(yè)的增長速度驚人，廠商可以得到足夠的資金尋求發(fā)展。然而，近年來先進的代工制造商迫于工業(yè)的上升及下降周期，只能根據(jù)需要擴充產(chǎn)能。雖然今天大部分代工廠仍在邁向先進的工藝，但是他們大都采用了比較保守的策略。通常只有市場需求達到一定規(guī)模才逐步擴充產(chǎn)能。可見，半導體技術(shù)和工藝并非一直處于增長狀態(tài)，廠商一切策略的據(jù)點更是對于利潤率的考慮，他們會更多地關(guān)注市場需求。 

    一直以來，臺積電對每種下一代先進工藝總會很快跟進并擴大產(chǎn)能。但是在2007年邁向45nm時，臺積電發(fā)現(xiàn)客戶對先進工藝的需求并不如之前那樣迫切，連Gartner公司也認為目前代工的客戶并不急于釆用先進的工藝。 

    去年整個代工行業(yè)的增長率大概在2%多一點，而穩(wěn)居代工領(lǐng)頭羊的臺積電的增長率僅為1%左右。往日財大氣粗的臺積電已經(jīng)開始縮減投資，最直接的后果就是其最新擴充的12英寸晶圓生產(chǎn)線的廠房雖然已經(jīng)搭建完，但何時運轉(zhuǎn)已成未知。以臺積電的增長率來看，很明顯是遇到了一些問題。 

    代工服務(wù)是一柄雙刃劍，為大廠商代工并非只有好處，最大的弊端便是主動權(quán)操縱在他人之手。代工廠越是依賴于代工業(yè)務(wù)，也就越容易受制于人。事實上，像三星、英特爾這樣的廠商都把利潤最高和最易于加工的業(yè)務(wù)攥在自己手里，前者有SRAM，后者有CPU。臺積電們拿到的只是一些利潤較低、工藝難度又大的芯片業(yè)務(wù)，這就使他們陷入了騎虎難下的境地。 

    40nm時代何時來臨 

    通常，工藝越先進，單位密度的成本就越低，F(xiàn)PGA的速度也越快，所以40nm產(chǎn)品的優(yōu)勢非常明顯。此外，著名半導體代工廠的分析報告表明，相對于45nm工藝，40nm工藝產(chǎn)品將減少約20%的硅片面積。所以，40nm具有得天獨厚的優(yōu)勢，是FPGA的未來發(fā)展方向。 

    當前的邏輯電路領(lǐng)域，90nm工藝已經(jīng)相當成熟，其次是65nm，目前有15、6家廠商在采用，而真正采用40nm工藝的邏輯電路廠商只有兩家，其中就包括Altera。 

    對于生產(chǎn)外包的FPGA廠商來說，生產(chǎn)工藝取決于代工廠計劃。人們知道，今年3月份各代工廠的生產(chǎn)工藝才從45nm遷移到40nm，40nm現(xiàn)在仍處于研發(fā)和小規(guī)模試產(chǎn)階段，如果在此時追逐這一潮流還是有相當大的風險的。雖然先進的FPGA產(chǎn)品的開發(fā)通常都會與代工廠有非常早期的合作，甚至在實驗室階段就有合作；雖然有理由相信FPGA廠商發(fā)布基于40nm的產(chǎn)品是經(jīng)過了認真的考慮，希望將風險降低到可控范圍內(nèi)，但在產(chǎn)業(yè)鏈還沒轉(zhuǎn)到40nm工藝的條件下，人們?nèi)匀淮嬗幸恍┮蓱]。 

    由于工藝非常先進，40nm有很多已經(jīng)預知甚至是不可預知的挑戰(zhàn)，如采用新型第二代硅鍺應變硅(Second generation strained silicon with SiGe)工藝，需要一個工藝庫積累和工藝庫驗證的過程；濕浸式光刻技術(shù)也是業(yè)界第一次采用，在生產(chǎn)工藝成熟度方面需要經(jīng)過驗證。這些驗證必須通過最后成品的缺陷率來反應，而不可能在生產(chǎn)前就非常清楚地預見到。如此精細的工藝，每一個工藝環(huán)節(jié)都會對最后的成品率產(chǎn)生直接的影響。因此，40nm工藝的生產(chǎn)挑戰(zhàn)達到了一個前所未有的高度，其風險之大顯而易見。 

    此外，成品率的問題會使成本居高不下。雖然工藝每升級一次，就能使晶圓的制造成本降低一半，但是卻會使芯片的開發(fā)成本上升2倍、3倍甚至更多，而且是呈指數(shù)上升的。高工藝節(jié)點的開模費及研發(fā)費用更會高得驚人。其未來采用廠商只會越來越少，因為最先進工藝的IC設(shè)計只能由少數(shù)頂尖公司實現(xiàn)。 

    市場競爭帶來了兩難的抉擇。IC設(shè)計、掩膜和工藝制造每前進一步都會帶來成本的急劇上升，但是代工廠又必須繼續(xù)投入研發(fā)來跟蹤先進工藝，可以說代工廠是在風險中求生存。從目前的情況看，我們還在等待臺積電能夠進一步開啟40nm的新局面?；蛟S，我們距離40nm時代確實還有一段距離。