使用RapidIO技術(shù)搭建可重構(gòu)信號(hào)處理平臺(tái)

　　摘  要： 軍事領(lǐng)域常選擇ADI公司的TS201芯片用于信號(hào)處理平臺(tái)，但由于其采用基于電路交換的LINK口進(jìn)行連接，難以實(shí)現(xiàn)軍方對(duì)電子系統(tǒng)設(shè)計(jì)提出的可重構(gòu)性的需求。FPGA可以用來實(shí)現(xiàn)接

基于FPGA的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)

摘要：提出一種基于FPGA的實(shí)時(shí)視頻信號(hào)處理平臺(tái)的設(shè)計(jì)方法，該系統(tǒng)接收低幀率數(shù)字YCbCr視頻信號(hào)，對(duì)接收的視頻信號(hào)進(jìn)行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲(chǔ)器作為幀緩存且通過時(shí)序控制器進(jìn)行幀率提高，最

CPCI總線實(shí)現(xiàn)實(shí)時(shí)圖像信號(hào)處理平臺(tái)設(shè)計(jì)

DSP+FPGA混用設(shè)計(jì)　　為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。本系統(tǒng)要求DSP可以滿足算法控制結(jié)構(gòu)復(fù)雜、運(yùn)算速度高、尋址靈活、通信能力強(qiáng)大的要求。所以，我們選擇指令周期短

CPCI總線實(shí)現(xiàn)實(shí)時(shí)圖像信號(hào)處理平臺(tái)設(shè)計(jì)

CPCI總線實(shí)現(xiàn)實(shí)時(shí)圖像信號(hào)處理平臺(tái)設(shè)計(jì)

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

摘要：高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測試。實(shí)驗(yàn)與實(shí)際應(yīng)用表明，該系統(tǒng)具有很強(qiáng)的

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

基于FPGA+DSP的高速中頻采樣信號(hào)處理平臺(tái)的實(shí)現(xiàn)

利用RapidIO技術(shù)搭建的可重構(gòu)信號(hào)處理平臺(tái)

軍事領(lǐng)域常選擇ADI公司的TS201芯片用于信號(hào)處理平臺(tái)，但由于其采用基于電路交換的LINK口進(jìn)行連接，難以實(shí)現(xiàn)軍方對(duì)電子系統(tǒng)設(shè)計(jì)提出的可重構(gòu)性的需求。FPGA可以用來實(shí)現(xiàn)接口轉(zhuǎn)換功能，如果利用FPGA將基于電路交換的LINK口轉(zhuǎn)換成基于包交換的其他形式的接口，就能在不改變硬件連接的基礎(chǔ)上，實(shí)現(xiàn)DSP系統(tǒng)的重構(gòu)。本文介紹了一種基于串行RapidIO技術(shù)的可重構(gòu)的信號(hào)處理平臺(tái)，并對(duì)其中核心的FPGA的邏輯設(shè)計(jì)進(jìn)行了討論。

利用RapidIO技術(shù)搭建的可重構(gòu)信號(hào)處理平臺(tái)

軍事領(lǐng)域常選擇ADI公司的TS201芯片用于信號(hào)處理平臺(tái)，但由于其采用基于電路交換的LINK口進(jìn)行連接，難以實(shí)現(xiàn)軍方對(duì)電子系統(tǒng)設(shè)計(jì)提出的可重構(gòu)性的需求。FPGA可以用來實(shí)現(xiàn)接口轉(zhuǎn)換功能，如果利用FPGA將基于電路交換的LINK口轉(zhuǎn)換成基于包交換的其他形式的接口，就能在不改變硬件連接的基礎(chǔ)上，實(shí)現(xiàn)DSP系統(tǒng)的重構(gòu)。本文介紹了一種基于串行RapidIO技術(shù)的可重構(gòu)的信號(hào)處理平臺(tái)，并對(duì)其中核心的FPGA的邏輯設(shè)計(jì)進(jìn)行了討論。

基于研華CPCI總線架構(gòu)設(shè)計(jì)的實(shí)時(shí)圖像信號(hào)處理平臺(tái)

摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號(hào)處理業(yè)務(wù)所需的一種專用設(shè)備平臺(tái)。平臺(tái)基本方案的主要部分是采用DSP+FPGA混用設(shè)計(jì)的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計(jì)選擇開放式的Compact PCI總線作為基

基于研華CPCI總線架構(gòu)設(shè)計(jì)的實(shí)時(shí)圖像信號(hào)處理平臺(tái)

摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號(hào)處理業(yè)務(wù)所需的一種專用設(shè)備平臺(tái)。平臺(tái)基本方案的主要部分是采用DSP+FPGA混用設(shè)計(jì)的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計(jì)選擇開放式的Compact PCI總線作為基

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)設(shè)計(jì)

　　0 引 言　　 陀螺儀是一種能夠精確地確定運(yùn)動(dòng)物體方位的儀器，它是現(xiàn)代航空、航海、航天和國防工業(yè)中廣泛使用的一種慣性導(dǎo)航儀器，它的發(fā)展對(duì)一個(gè)國家的工業(yè)，國防和其他高科技的發(fā)展具有十分重要的戰(zhàn)略意義。　

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)設(shè)計(jì)

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)設(shè)計(jì)

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)設(shè)計(jì)

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)設(shè)計(jì)

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)的設(shè)計(jì)

針對(duì)現(xiàn)在MEMS陀螺儀的精度還不高的狀況，為了降低陀螺儀信號(hào)的噪聲，改善其非線性性能，提高陀螺儀信號(hào)的精度，提出基于TI公司的數(shù)字信號(hào)處理器TMS320VC33的MEMS陀螺信號(hào)實(shí)時(shí)采集與處理系統(tǒng)，對(duì)MEMS陀螺信號(hào)進(jìn)行降噪、非線性補(bǔ)償處理；并在DSP多任務(wù)機(jī)制下實(shí)現(xiàn)數(shù)據(jù)采集、處理、傳輸?shù)牟⑿谢撔盘?hào)處理平臺(tái)信號(hào)處理時(shí)間短，實(shí)時(shí)性高，可以滿足MEMS陀螺儀的使用要求，算法簡單有效，可以顯著降低MEMS陀螺信號(hào)的噪聲，在實(shí)際應(yīng)用中具有一定的參考意義。

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)的設(shè)計(jì)

針對(duì)現(xiàn)在MEMS陀螺儀的精度還不高的狀況，為了降低陀螺儀信號(hào)的噪聲，改善其非線性性能，提高陀螺儀信號(hào)的精度，提出基于TI公司的數(shù)字信號(hào)處理器TMS320VC33的MEMS陀螺信號(hào)實(shí)時(shí)采集與處理系統(tǒng)，對(duì)MEMS陀螺信號(hào)進(jìn)行降噪、非線性補(bǔ)償處理；并在DSP多任務(wù)機(jī)制下實(shí)現(xiàn)數(shù)據(jù)采集、處理、傳輸?shù)牟⑿谢撔盘?hào)處理平臺(tái)信號(hào)處理時(shí)間短，實(shí)時(shí)性高，可以滿足MEMS陀螺儀的使用要求，算法簡單有效，可以顯著降低MEMS陀螺信號(hào)的噪聲，在實(shí)際應(yīng)用中具有一定的參考意義。

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)的設(shè)計(jì)

基于DSP的MEMS陀螺儀信號(hào)處理平臺(tái)的設(shè)計(jì)

一種基于VxWorks技術(shù)的通用信號(hào)處理平臺(tái)設(shè)計(jì)

一種基于VxWorks技術(shù)的通用信號(hào)處理平臺(tái)設(shè)計(jì)

一種基于VxWorks技術(shù)的通用信號(hào)處理平臺(tái)設(shè)計(jì)

一種基于VxWorks技術(shù)的通用信號(hào)處理平臺(tái)設(shè)計(jì)

基于CPCI總線架構(gòu)的實(shí)時(shí)圖像信號(hào)處理平臺(tái)

為了提高算法效率，實(shí)時(shí)處理圖像信息，本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。