布線傳輸：工業(yè)以太網(wǎng)信號(hào)清晰度

信號(hào)完整性研究：反射現(xiàn)象

信號(hào)完整性：接收端容性負(fù)載的反射

進(jìn)程間通訊之信號(hào)

智能手機(jī)MIPI信號(hào)簡(jiǎn)析

隨著智能手機(jī)攝像頭像素越來(lái)越高，同時(shí)要求高的傳輸速度，傳統(tǒng)的并口傳輸越來(lái)越受到挑戰(zhàn)。提高并口傳輸?shù)妮敵鰰r(shí)鐘是一個(gè)辦法，但會(huì)導(dǎo)致系統(tǒng)的EMC設(shè)計(jì)變得越來(lái)困難；增加傳輸線的位數(shù)是，但是這又不符合小型化的趨勢(shì)。

高速PCB設(shè)計(jì)之差分信號(hào)簡(jiǎn)析

在進(jìn)行高速電路設(shè)計(jì)時(shí)，經(jīng)常會(huì)遇到差分對(duì)的走線設(shè)計(jì)，這主要源于差分走線的如下優(yōu)勢(shì)：1、抗干擾能力強(qiáng)，接收端只關(guān)心兩信號(hào)差值，外界的共模噪聲可完全抵消（對(duì)內(nèi)干擾）。2、有效抑制EMI，由于兩信號(hào)線極性相反，通過(guò)

PCB高速信號(hào)阻抗簡(jiǎn)析

利用IBIS模型完善信號(hào)完整性計(jì)算和PCB設(shè)計(jì)

　　本文是關(guān)于在印刷電路板 （PCB） 開(kāi)發(fā)階段使用數(shù)字輸入/輸出緩沖信息規(guī)范 （IBIS） 模擬模型的文章。本文將介紹如何使用一個(gè) IBIS 模型來(lái)提取一些重要的變量，用于信號(hào)完整性計(jì)算和確定 PCB 設(shè)計(jì)解決方案。請(qǐng)注意

混合信號(hào)電路PCB設(shè)計(jì)一

摘要：混合信號(hào)電路PCB設(shè)計(jì)很復(fù)雜，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。本文介紹的地和電源的分區(qū)設(shè)計(jì)能優(yōu)化混合信號(hào)電路的性能。 如何降低數(shù)字信號(hào)和模擬信號(hào)間的相互干擾

PCB差分信號(hào)設(shè)計(jì)中的幾個(gè)誤區(qū)

對(duì)于PCB工程師來(lái)說(shuō)，最關(guān)注的還是如何確保在實(shí)際走線中能完全發(fā)揮差分走線的這些優(yōu)勢(shì)。也許只要是接觸過(guò)PCB Layout的人都會(huì)了解差分走線的一般要求，那就是“等長(zhǎng)、等距”。等長(zhǎng)是為了保證兩個(gè)差分信號(hào)時(shí)刻保持相反極

FPGA的GTP信號(hào)PCB布線要點(diǎn)

千兆位級(jí)串行I/O技術(shù)有著極其出色的優(yōu)越性能，但這些優(yōu)越的性能是需要條件來(lái)保證的，即優(yōu)秀的信號(hào)完整性。例如，有個(gè)供應(yīng)商報(bào)告說(shuō)，他們第一次試圖將高速、千兆位級(jí)串行設(shè)計(jì)用于某種特定應(yīng)用時(shí)，失敗率為90%。為了提

PCB高速信號(hào)

英特爾的創(chuàng)始人之一摩爾曾經(jīng)預(yù)測(cè)：每隔18個(gè)月計(jì)算機(jī)的性能將翻倍，歷史證明了這個(gè)預(yù)測(cè)。衡量計(jì)算機(jī)性能指標(biāo)的一個(gè)重要指標(biāo)就是處理器芯片的時(shí)鐘頻率，如圖所示說(shuō)明了英特爾處理器時(shí)鐘頻率的發(fā)展趨勢(shì)：大約每?jī)赡陼r(shí)鐘

PCB抄板信號(hào)隔離技術(shù)的主要應(yīng)用

ＰＣＢ抄板信號(hào)隔離技術(shù)是使數(shù)字或模擬信號(hào)在發(fā)送時(shí)不存在穿越發(fā)送和接收端之間屏障的電流連接。這允許發(fā)送和接收端外的地或基準(zhǔn)電平之差值可以高達(dá)幾千伏，并且防止可能損害信號(hào)的不同地電位之間的環(huán)路電流，主要應(yīng)

信號(hào)完整性研究：理解臨界長(zhǎng)度

示波器如何避免檢測(cè)到來(lái)自探頭外殼電流的信號(hào)

示波器探頭都有兩根導(dǎo)線，一根用于連接測(cè)試電路與示波器的垂直放大器（稱為傳感線）另一根用于連接示波器機(jī)殼地和本地電路的數(shù)字邏輯地（稱為屏蔽線）。通常，我們只需要考慮示波器對(duì)傳感線電壓的響應(yīng)。這一節(jié)里分析

FPGA開(kāi)發(fā)板設(shè)計(jì)中的信號(hào)完整性分析

FPGA在雷達(dá)信號(hào)模擬器中的應(yīng)用

PCB設(shè)計(jì)信號(hào)隔離技術(shù)

PCB信號(hào)隔離技術(shù)是使數(shù)字或模擬信號(hào)在發(fā)送時(shí)不存在穿越發(fā)送和接收端之間屏障的電流連接。這允許發(fā)送和接收端外的地或基準(zhǔn)電平之差值可以高達(dá)幾千伏，并且防止可能損害信號(hào)的不同地電位之間的環(huán)路電流，主要應(yīng)用在：（

PCB設(shè)計(jì)解惑-差分信號(hào)剖析（1）

驅(qū)動(dòng)端發(fā)送兩個(gè)大小相等，方向相反的信號(hào)，接收端會(huì)有一個(gè)相減器，比較這兩信號(hào)的差值，來(lái)判斷邏輯位是 0或是 1，此即所謂的差分訊號(hào)[1]。 而下圖是實(shí)際 PCB差分走線[1]。Advantage 使用差分訊號(hào)的第一個(gè)好處，就是具

數(shù)字頻率信號(hào)校正的FPGA實(shí)現(xiàn)