-
PC104總線與DSP數(shù)據(jù)通信接口設(shè)計
PC104總線與DSP數(shù)據(jù)通信接口設(shè)計
-
TMS320F28335與串行A／D轉(zhuǎn)換器ADS7863的接口設(shè)計
摘要：為了實(shí)現(xiàn)DSP芯片與串行A／D芯片的多信號通信，設(shè)計了TMS320F28335的多通道緩沖串口(McBSP)與串行A／D轉(zhuǎn)換器ADS7863的硬件與軟件接口。該設(shè)計中A／D轉(zhuǎn)換器與McBSP串口直接相連，不需要占用并行數(shù)據(jù)總線，避免了
-
基于CH371的實(shí)用USB接口設(shè)計
摘要：給出一種基于CH371實(shí)用USB接口的硬件設(shè)計與軟件實(shí)現(xiàn)。該USB接口具有硬件接口簡單、軟件編制容易、勿需了解任何USB協(xié)議或固件程序甚至驅(qū)動程序等特點(diǎn)，是一種非常適用于工程應(yīng)用的USB接口。通用串行總線USB（Un
-
NS多通道傳感器模擬前端LMP900xx加快傳感器接口設(shè)計
21ic訊 美國國家半導(dǎo)體公司（National Semiconductor Corp.）宣布推出七款全新24位和16位多通道傳感器模擬前端（AFE），為系統(tǒng)設(shè)計人員提供了從高性能到低成本的更大范圍選擇，涵蓋了通道配置、電流源、分辨率等選項(xiàng)
-
TMS320F28335與串行A／D轉(zhuǎn)換器ADS7863的接口設(shè)計
摘要：為了實(shí)現(xiàn)DSP芯片與串行A／D芯片的多信號通信，設(shè)計了TMS320F28335的多通道緩沖串口(McBSP)與串行A／D轉(zhuǎn)換器ADS7863的硬件與軟件接口。該設(shè)計中A／D轉(zhuǎn)換器與McBSP串口直接相連，不需要占用并行數(shù)據(jù)總線，避免了
-
基于CH371的實(shí)用USB接口設(shè)計
摘要：給出一種基于CH371實(shí)用USB接口的硬件設(shè)計與軟件實(shí)現(xiàn)。該USB接口具有硬件接口簡單、軟件編制容易、勿需了解任何USB協(xié)議或固件程序甚至驅(qū)動程序等特點(diǎn)，是一種非常適用于工程應(yīng)用的USB接口。通用串行總線USB（Un
-
采用IEEE 1451.2的智能傳感器獨(dú)立接口設(shè)計
采用IEEE 1451.2的智能傳感器獨(dú)立接口設(shè)計IEEE 1451.2協(xié)議是一種網(wǎng)絡(luò)化智能傳感器接口標(biāo)準(zhǔn)。IEEE 1451.2協(xié)議規(guī)定智能傳感器由網(wǎng)絡(luò)適配器和智能傳感器接口模塊兩部分構(gòu)成。傳感器獨(dú)立接口是智能傳感器接口模塊和網(wǎng)絡(luò)適
-
基于FPGA和單片機(jī)的串行通信接口設(shè)計
摘要：本文針對由FPGA FPGA 現(xiàn)場可編程邏輯門陣列（FPGA, Field Programmable Gate Array），是一個含有可編輯元件的半導(dǎo)體設(shè)備，可供使用者現(xiàn)場程式化的邏輯門陣列元件。FPGA是在PAL、GAL、CPLD等可編輯器件的
-
一種基于AT25T1024 FLASH的高速SPI接口設(shè)計
摘要：從一種軍用板卡的實(shí)際需求出發(fā)，對SPI接口在設(shè)計中有諸如FPGA資源和管腳等限制的情況下，快速加栽配置數(shù)據(jù)的方法進(jìn)行了分析。并基于ATMEL公司的AT25F1024 FLASH器件，描述了高速SPI接口的設(shè)計原理和方法，具有
-
EPON系統(tǒng)三層路由及接口設(shè)計
隨著網(wǎng)絡(luò)扁平化概念的提出，具有“大容量、少局所、高交換”性能的匯聚型OLT經(jīng)過一個MSTP網(wǎng)絡(luò)就可以接入骨干網(wǎng)[1]。根據(jù)運(yùn)營局方的需求，當(dāng)MSTP傳輸網(wǎng)內(nèi)部故障時，不需要維護(hù)人員的直接干預(yù)，OLT能參與鏈路
-
采用LpLVDS和CTL實(shí)現(xiàn)便攜式產(chǎn)品中的接口設(shè)計
本文將討論基于下一代I/O技術(shù)的一些應(yīng)用，這種新的I/O技術(shù)能把重新設(shè)計的風(fēng)險降至最低，從而加快視頻基帶設(shè)計，并降低電磁干擾(EMI)和總體成本。
-
采用LpLVDS和CTL實(shí)現(xiàn)便攜式產(chǎn)品中的接口設(shè)計
本文將討論基于下一代I/O技術(shù)的一些應(yīng)用，這種新的I/O技術(shù)能把重新設(shè)計的風(fēng)險降至最低，從而加快視頻基帶設(shè)計，并降低電磁干擾(EMI)和總體成本。
-
基于DSP Builder的VGA接口設(shè)計
隨著電子技術(shù)的發(fā)展，VGA(視頻圖形陣列)接口出現(xiàn)在很多嵌入式平臺上，用于圖像信息的實(shí)時顯示等。在某些情況下，設(shè)計者希望通過普通的顯示器或投影儀觀測FPGA內(nèi)部的一些矢量信號，即把帶VGA接口的顯示器當(dāng)作示波器使
-
基于DSP Builder的VGA接口設(shè)計
基于DSP Builder的VGA接口設(shè)計
-
圖像采集與處理系統(tǒng)的USB通信接口設(shè)計
摘要：本文介紹了一種利用DSP處理DM642、CPLD及USB芯片等器件構(gòu)造的帶有USB接口的圖像采集和處理系統(tǒng)。設(shè)計了USB通信接口的硬件電路,在DSP/BIOS架構(gòu)上編寫了USB的固件程序和主機(jī)端的設(shè)備驅(qū)動程序。該系統(tǒng)可用于香煙
-
QDR SRAM與Spartan3 FPGA的接口設(shè)計
為了滿足當(dāng)前系統(tǒng)和處理器的生產(chǎn)量需求，更新的靜態(tài)存儲器應(yīng)運(yùn)而生。QDR SRAM就是由Cypress、Renesas、IDT、NEC和Samsung為高性能的網(wǎng)絡(luò)系統(tǒng)應(yīng)用而共同開發(fā)的一種具有創(chuàng)新體系結(jié)構(gòu)的同步靜態(tài)存儲器?！ ? QDR SRAM的
-
QDR SRAM與Spartan3 FPGA的接口設(shè)計
QDR SRAM與Spartan3 FPGA的接口設(shè)計
-
圖像采集與處理系統(tǒng)的USB通信接口設(shè)計
摘要：本文介紹了一種利用DSP處理DM642、CPLD及USB芯片等器件構(gòu)造的帶有USB接口的圖像采集和處理系統(tǒng)。設(shè)計了USB通信接口的硬件電路,在DSP/BIOS架構(gòu)上編寫了USB的固件程序和主機(jī)端的設(shè)備驅(qū)動程序。該系統(tǒng)可用于香煙
-
圖像采集與處理系統(tǒng)的USB通信接口設(shè)計
圖像采集與處理系統(tǒng)的USB通信接口設(shè)計
-
TLC5620I與TMS320F2812的接口設(shè)計
TLC5620I與TMS320F2812的接口設(shè)計
