-
信號鏈基礎：時鐘抖動解秘——高速鏈路時鐘抖動規(guī)范基礎知識
用于在更遠距離對日益增長的海量數(shù)據(jù)進行傳輸?shù)囊恍藴什粩喑霈F(xiàn)。來自各行業(yè)的工程師們組成了各種委員會和標準機構，根據(jù)其開發(fā)標準的目標（數(shù)據(jù)吞吐量和通信距離）確定抖
-
時鐘抖動的定義與測量方式
1簡介 抖動是實際信號的一組邊沿與理想信號之間的偏差（兔子：說白了，抖動就是實際情況和理想情況不一樣，差別越大抖動越大）。時鐘信號的抖動通常由系統(tǒng)中的噪聲或其他干擾因素引起。影響因素包括熱噪
-
IDT公司發(fā)布超高性能時鐘抖動衰減器和頻率合成器產(chǎn)品
21ic訊 – IDT公司今天發(fā)布全新抖動衰減器和頻率合成器產(chǎn)品，這些新器件能夠提供超高性能，可滿足具有最嚴格相位噪聲需求的應用場景，包括JESD204B標準兼容的RF時序。8V19N407 和 8V19N408支持高達3 GHz的輸出
-
ADI時鐘抖動衰減器優(yōu)化JESD204B串行接口功能
21ic訊 Analog Devices, Inc.，全球領先的高性能信號處理解決方案供應商，最近推出一款高性能時鐘抖動衰減器HMC7044，其支持JESD204B串行接口標準，適用于連接基站設計中
-
基于AD9650的高速數(shù)據(jù)采集系統(tǒng)的設計方案
在高雜波環(huán)境下工作的雷達系統(tǒng)要求大的瞬時動態(tài)范圍，才能實現(xiàn)對弱目標信號的錄取，迫切需要設計實現(xiàn)高動態(tài)范圍的高速數(shù)據(jù)采集系統(tǒng)。鑒于此，本文在研究了ADC芯片選型、時鐘設計和前端電路設計對數(shù)據(jù)采集系統(tǒng)動態(tài)范圍的影響，提出了基于AD9650的高速數(shù)據(jù)采集系統(tǒng)的設計方案。經(jīng)論證該設計方案實現(xiàn)了一個16 b,65 MSPS的高速數(shù)據(jù)采集系統(tǒng)，用于實現(xiàn)對高雜波環(huán)境下雷達回波信號的采集。
-
級聯(lián)PLL超低噪聲精密時鐘抖動濾除技術研究
時鐘是高速數(shù)據(jù)轉換器、衛(wèi)星數(shù)字調(diào)制解調(diào)等定時、觸發(fā)的基準，而因為信號源或晶振本身及外部隨機噪聲、抽樣間隔誤差波動等引起的時鐘抖動則成為影響通信系統(tǒng)中精度和信號質量的關鍵因素。
-
抖動和SNR詳解
您在使用一個高速模數(shù)轉換器 (ADC) 時，總是期望性能能夠達到產(chǎn)品說明書載明的信噪比 (SNR) 值，這是很正常的事情。您在測試 ADC 的 SNR 時，您可能會連接一個低抖動時鐘器件到轉換器的時鐘輸入引腳，并施加一個適度
-
以頻域時鐘抖動分析加快設計驗證流程
由于數(shù)據(jù)率的提升，對時鐘抖動分析的需求也隨之水漲船高。在高速串行數(shù)據(jù)鏈接中，時鐘抖動會影響發(fā)射器、傳輸線路、及接收器中的數(shù)據(jù)抖動。時鐘質量保證的測量也在發(fā)展。其強調(diào)的是，就位錯誤率而言，建立時鐘效能與
-
以頻域時鐘抖動分析加快設計驗證流程
由于數(shù)據(jù)率的提升，對時鐘抖動分析的需求也隨之水漲船高。在高速串行數(shù)據(jù)鏈接中，時鐘抖動會影響發(fā)射器、傳輸線路、及接收器中的數(shù)據(jù)抖動。時鐘質量保證的測量也在發(fā)展。其強調(diào)的是，就位錯誤率而言，建立時鐘效能與
-
如何估算采樣時鐘抖動
ADC 設計的最新進展極大地擴展了可用輸入范圍，這樣系統(tǒng)設計人員便可以去掉至少一個中間頻率級，從而降低成本和功耗。在欠采樣接收機設計中必須要特別注意采樣時鐘，因為在一些高輸入頻率下時鐘抖動會成為限制信噪比
-
時鐘抖動時域分析（二）
引言本系列文章共三個部分，第 1 部分重點介紹了如何準確地估算某個時鐘源的抖動，并將其與 ADC 的孔徑抖動組合。在本文即第 2 部分中，這種組合抖動將用于計算 ADC 的信噪比 (SNR)，之后將其與實際測量情況進行比較
-
時域時鐘抖動分析（一）
新型的高速 ADC 都具備高模擬輸入帶寬（約為最大采樣頻率的 3 到 6 倍），因此它們可以用于許多欠采樣應用中。ADC 設計的最新進展極大地擴展了可用輸入范圍，這樣系統(tǒng)設計人員便可以去掉至少一個中間頻率級，從而降低
-
采樣時鐘抖動的原因及其對ADC信噪比的影響與抖動時鐘電路設計
ADC是現(xiàn)代數(shù)字解調(diào)器和軟件無線電接收機中連接模擬信號處理部分和數(shù)字信號處理部分的橋梁，其性能在很大程度上決定了接收機的整體性能。在A/D轉換過程中引入的噪聲來源較多，主要包括熱噪聲、ADC電源的紋波、參考電平
-
采樣時鐘抖動的原因及其對ADC信噪比的影響與抖動時鐘電路設計
ADC是現(xiàn)代數(shù)字解調(diào)器和軟件無線電接收機中連接模擬信號處理部分和數(shù)字信號處理部分的橋梁，其性能在很大程度上決定了接收機的整體性能。在A/D轉換過程中引入的噪聲來源較多，主要包括熱噪聲、ADC電源的紋波、參考電平
-
高速鏈路時鐘抖動規(guī)范基礎知識
本文介紹時鐘抖動對高速鏈路性能的影響。我們將重點介紹抖動預算基礎。
-
信號鏈基礎：時鐘抖動解秘——高速鏈路時鐘抖動規(guī)范基礎知識
本文介紹時鐘抖動對高速鏈路性能的影響。我們將重點介紹抖動預算基礎。 用于在更遠距離對日益增長的海量數(shù)據(jù)進行傳輸?shù)囊恍藴什粩喑霈F(xiàn)。來自各行業(yè)的工程師們組成了各種委員會和標準機構，根據(jù)其開發(fā)標準的目標
-
信號鏈基礎：時鐘抖動解秘——高速鏈路時鐘抖動規(guī)范基礎知識分享
用于在更遠距離對日益增長的海量數(shù)據(jù)進行傳輸?shù)囊恍藴什粩喑霈F(xiàn)。來自各行業(yè)的工程師們組成了各種委員會和標準機構，根據(jù)其開發(fā)標準的目標（數(shù)據(jù)吞吐量和通信距離）確定抖動預算；同時還要考慮到組成通信鏈路的模塊
-
簡析信號鏈基礎的時鐘抖動問題
簡析信號鏈基礎的時鐘抖動問題
-
四階連續(xù)時間正交帶通ΣΔ調(diào)制器的設計
本文提出了一個基于復數(shù)濾波器的四階連續(xù)時間帶通ΣΔ調(diào)制器電路，非常適用于低中頻架構。
-
NS推出LMK04800系列時鐘抖動濾除器
21ic訊 美國國家半導體公司（NS）宣布推出一系列全新的時鐘抖動濾除器，該系列產(chǎn)品擁有業(yè)界最低的相位噪聲和均方根抖動性能：在12kHz與20MHz之間的均方根抖動只有111飛秒（fs）；若輸出頻率為184MHz，鎖相環(huán)的寬帶噪
