-
基于FPGA的PCI總線串口卡設(shè)計
為了方便外部設(shè)備與計算機進行串口通信，提出一種基于FPGA的PCI總線串口卡設(shè)計。利用Altera公司的FPGA芯片EP1C6SQ240實現(xiàn)了串口和PCI總線的連接。介紹了用FPGA實現(xiàn)PCI接口、UART的方法，將PCI接口、UART的核心功能集中在FPGA上，使整個設(shè)計緊湊、小巧。該設(shè)計符合PCI 2.2規(guī)范，傳輸速率高，可廣泛應(yīng)用于各類測試設(shè)備、工廠自動化、有線通信等領(lǐng)域。
-
FPGA/CPLD狀態(tài)機的穩(wěn)定性設(shè)計
FPGA/CPLD狀態(tài)機的穩(wěn)定性設(shè)計
-
狀態(tài)機“毛刺”的產(chǎn)生及消除方法
狀態(tài)機“毛刺”的產(chǎn)生及消除方法
-
3DES加密算法及其FPGA設(shè)計
摘要： 介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計實現(xiàn)。采用了狀態(tài)機和流水線技術(shù)，使得在面積和速度上達到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計以增強該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實現(xiàn)
-
降低FPGA功耗的設(shè)計技巧
使用這些設(shè)計技巧和ISE功能分析工具來控制功耗 新一代 FPGA的速度變得越來越快，密度變得越來越高，邏輯資源也越來越多。那么如何才能確保功耗不隨這些一起增加呢？很多設(shè)計抉擇可以影響系統(tǒng)的功耗，這些抉擇
-
基于FPGA的SoftSerdes設(shè)計與實現(xiàn)
引言 在高速源同步應(yīng)用中，時鐘數(shù)據(jù)恢復(fù)是基本的方法。最普遍的時鐘恢復(fù)方法是利用數(shù)字時鐘模塊(DCM、)產(chǎn)生的多相位時鐘對輸入的數(shù)據(jù)進行過采樣。但是由于DCM的固有抖動，在頻率很高時，利用DCM作為一種數(shù)據(jù)恢復(fù)的
-
狀態(tài)機思路在單片機程序設(shè)計中的應(yīng)用
狀態(tài)機的概念 狀態(tài)機是軟件編程中的一個重要概念。比這個概念更重要的是對它的靈活應(yīng)用。在一個思路清晰而且高效的程序中，必然有狀態(tài)機的身影浮現(xiàn)。 比如說一個按鍵命令解析程序，就可以被看做狀態(tài)機：本
-
狀態(tài)機思路在單片機程序設(shè)計中的應(yīng)用
狀態(tài)機的概念 狀態(tài)機是軟件編程中的一個重要概念。比這個概念更重要的是對它的靈活應(yīng)用。在一個思路清晰而且高效的程序中，必然有狀態(tài)機的身影浮現(xiàn)。 比如說一個按鍵命令解析程序，就可以被看做狀態(tài)機：本
-
基于CPLD的高速存儲設(shè)計
O 引言 信息存儲是信息科學(xué)研究的重要內(nèi)容之一。在信號處理、智能儀器及工業(yè)自動控制等領(lǐng)域都存在著信息存儲的內(nèi)容。隨著技術(shù)的不斷發(fā)展，對數(shù)據(jù)信息存儲的速度要求越來越高，因此，數(shù)據(jù)高速存儲在系統(tǒng)設(shè)計過程
-
基于FPGA的FIFO設(shè)計和應(yīng)用
為實現(xiàn)目標(biāo)識別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴展存儲空間，提出一種基于FPGA實現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時序圖。FPGA采用模塊化設(shè)計，增強SDRAM控制器的通用性，更方便地滿足實際需求。
-
基于FPGA的FIFO設(shè)計和應(yīng)用
為實現(xiàn)目標(biāo)識別與跟蹤的應(yīng)用目的，在基于TMS320DM642的FIFO基礎(chǔ)上擴展存儲空間，提出一種基于FPGA實現(xiàn)SDRAM控制器的方法。分析所用SDRAM的特點和工作原理，介紹FPGA中SDRAM控制器的組成和工作流程，給出應(yīng)用中讀SDRAM的時序圖。FPGA采用模塊化設(shè)計，增強SDRAM控制器的通用性，更方便地滿足實際需求。
-
運用狀態(tài)機提高嵌入式軟件效率
運用狀態(tài)機提高嵌入式軟件效率
-
高速環(huán)境下的狀態(tài)機設(shè)計和優(yōu)化方法
通過減少寄存器間的邏輯延時來提高工作頻率，或通過流水線設(shè)計來優(yōu)化數(shù)據(jù)處理時的數(shù)據(jù)通路來滿足高速環(huán)境下FPGA或CPLD中的狀態(tài)機設(shè)計要求。本文給出了采用這些技術(shù)的高速環(huán)境狀態(tài)機設(shè)計的規(guī)范及分析方法和優(yōu)化方
-
高頻RFID標(biāo)簽曼徹斯特編碼電路的設(shè)計
射頻識別系統(tǒng)RFID（Radio Frequency Identification）由電子標(biāo)簽、閱讀器和應(yīng)用系統(tǒng)三部分構(gòu)成。電子標(biāo)簽中一般保存有約定格式的電子數(shù)據(jù)，在實際應(yīng)用中，電子標(biāo)簽附著在待識別物體的表面。閱讀器可無接觸地讀取并識
-
狀態(tài)機在嵌入式前后臺系統(tǒng)中的應(yīng)用
狀態(tài)機在嵌入式前后臺系統(tǒng)中的應(yīng)用
-
基于狀態(tài)機的巡線機器人控制系統(tǒng)設(shè)計
通過對巡線機器人運動控制系統(tǒng)的分析，提出采用有限狀態(tài)機實現(xiàn)運動控制系統(tǒng)中的運動保護及機構(gòu)定位系統(tǒng)的方法。
