-
基于FPGA的SoC驗(yàn)證平臺(tái)實(shí)現(xiàn)電路仿真?zhèn)慑e(cuò)
基于FPGA的SoC驗(yàn)證平臺(tái)實(shí)現(xiàn)電路仿真?zhèn)慑e(cuò)
-
基于Multisim 10的差動(dòng)放大電路仿真分析
差分放大電路利用電路參數(shù)的對(duì)稱性和負(fù)反饋?zhàn)饔茫行У胤€(wěn)定靜態(tài)工作點(diǎn)，以放大差模信號(hào)抑制共模信號(hào)為顯著特征，廣泛應(yīng)用于直接耦合電路和測量電路的輸入級(jí)。但是差分放大電路結(jié)構(gòu)復(fù)雜、分析繁瑣，特別是其對(duì)差模
-
以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能
隨著系統(tǒng)芯片(SoC)設(shè)計(jì)的體積與復(fù)雜度持續(xù)升高，驗(yàn)證作業(yè)變成了瓶頸：占了整個(gè)SoC研發(fā)過程中70% 的時(shí)間。因此，任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證sign-off的方法都是眾人的注目焦點(diǎn)。臺(tái)灣工業(yè)技術(shù)研究院 (工研院
-
以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能
隨著系統(tǒng)芯片(SoC)設(shè)計(jì)的體積與復(fù)雜度持續(xù)升高，驗(yàn)證作業(yè)變成了瓶頸：占了整個(gè)SoC研發(fā)過程中70% 的時(shí)間。因此，任何能夠降低驗(yàn)證成本并能更早實(shí)現(xiàn)驗(yàn)證sign-off的方法都是眾人的注目焦點(diǎn)。臺(tái)灣工業(yè)技術(shù)研究院 (工研院
-
以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能
以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能
-
以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能
以FPGA為基礎(chǔ)的SoC驗(yàn)證平臺(tái) 自動(dòng)化電路仿真?zhèn)慑e(cuò)功能
-
Altium Designer中的電路仿真技巧
Altium Designer中的電路仿真是真正的混合模式仿真器，可以用于對(duì)模擬和數(shù)字器件的電路分析。仿真器采用由喬治亞技術(shù)研究所（GTRI）開發(fā)的增強(qiáng)版事件驅(qū)動(dòng)型XSPICE仿真模型，該模型是基于伯克里SPICE3代碼，并于且SPICE3f5完全兼容。
-
概倫電子將展出基于DFY的納米級(jí)電路仿真與驗(yàn)證方案
21ic訊 概倫電子科技有限公司（ProPlus Electronics Co., Ltd. 下稱概倫電子）日前宣布將參加于6月5-10日在美國San Diego Convention Center舉辦的第48屆設(shè)計(jì)自動(dòng)化大會(huì)（Design Automation Conference，DAC 2011）。
-
概倫電子將在DAC 2011上展出其電路仿真與驗(yàn)證方案
概倫電子科技有限公司（ProPlus Electronics Co., Ltd. 下稱概倫電子）日前宣布將參加于6月5-10日在美國San Diego Convention Center舉辦的第48屆設(shè)計(jì)自動(dòng)化大會(huì)（Design Automation Conference，DAC 2011）。針對(duì)
-
Telairity選用微捷碼的FineSim SPICE來加速視頻帶壓縮IC的電路仿真
芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼（Magma）設(shè)計(jì)自動(dòng)化有限公司日前宣布，F(xiàn)ineSimSPICE電路仿真器已被創(chuàng)新性視頻壓縮解決方案提供商Telairity公司采用。Telairity將使用FineSimSPICE來設(shè)計(jì)創(chuàng)新性實(shí)時(shí)視頻壓縮集成電路，之
-
全差分BiCMOS采樣/保持電路仿真設(shè)計(jì)
0 引言隨著數(shù)字技術(shù)、微機(jī)和模數(shù)轉(zhuǎn)換技術(shù)的研究與進(jìn)展，作為模擬和數(shù)字信號(hào)接口電路的模數(shù)轉(zhuǎn)換器(ADC)得到了廣泛應(yīng)用。由于ADc中的重要組成單元——采樣／保持(S／H)電路的精度和速度直接決定ADC的性能，所以設(shè)計(jì)高
-
基于CPLD的數(shù)據(jù)采集與顯示接口電路仿真設(shè)計(jì)
摘要：常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模／數(shù)轉(zhuǎn)換，這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行，從而降低系統(tǒng)的運(yùn)算速度，數(shù)據(jù)采集的速度也將受到限制。通過CPLD實(shí)現(xiàn)由硬件控制模／數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示，
-
基于CPLD的數(shù)據(jù)采集與顯示接口電路仿真設(shè)計(jì)
摘要：常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模／數(shù)轉(zhuǎn)換，這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行，從而降低系統(tǒng)的運(yùn)算速度，數(shù)據(jù)采集的速度也將受到限制。通過CPLD實(shí)現(xiàn)由硬件控制模／數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示，
-
基于CPLD的數(shù)據(jù)采集與顯示接口電路仿真設(shè)計(jì)
摘要：常規(guī)數(shù)據(jù)采集與顯示方法是應(yīng)用CPU或DSP通過軟件控制數(shù)據(jù)采集的模／數(shù)轉(zhuǎn)換，這樣將會(huì)頻繁中斷系統(tǒng)的運(yùn)行，從而降低系統(tǒng)的運(yùn)算速度，數(shù)據(jù)采集的速度也將受到限制。通過CPLD實(shí)現(xiàn)由硬件控制模／數(shù)轉(zhuǎn)換和數(shù)據(jù)顯示，
-
Hynix采用Magma的電路仿真產(chǎn)品用于存儲(chǔ)器設(shè)計(jì)全芯片驗(yàn)證
芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼(Magma®)設(shè)計(jì)自動(dòng)化有限公司(納斯達(dá)克代碼：LAVA)日前宣布，領(lǐng)先的存儲(chǔ)器產(chǎn)品提供商Hynix半導(dǎo)體公司已采用并部署微捷碼公司的FineSim™ Pro和FineSim SPICE作為其存儲(chǔ)器設(shè)計(jì)和
-
基于Matlab的交流斬波型PFC電路仿真研究
為改善傳統(tǒng)功率因數(shù)校正電路的不足，提出一種新型交流斬波型單相功率因數(shù)校正電路的拓?fù)浣Y(jié)構(gòu)，使開關(guān)管處于整流橋的交流側(cè)。該方案有助于提升電路的諧波抑制和功率因數(shù)校正能力，可實(shí)現(xiàn)單位功率因數(shù)，增強(qiáng)電路的電磁兼容性，降低電路的傳導(dǎo)損失。仿真結(jié)果表明，功率因數(shù)可達(dá)0．997，仿真結(jié)果驗(yàn)證了方案的可行性和理論分析的正確性。
-
Protel 99 SE在某裝備隨動(dòng)系統(tǒng)電路仿真中的應(yīng)用
某高炮由于采用雙讀數(shù)電路的隨動(dòng)系統(tǒng)，實(shí)現(xiàn)了該炮的全自動(dòng)快速跟蹤和瞄準(zhǔn)，有效提高了其作戰(zhàn)性能，大大提高了射擊精度，但同時(shí)也存在問題：該隨動(dòng)系統(tǒng)由多種集成電路和多塊印制電路板組成，電路復(fù)雜，結(jié)構(gòu)多樣化
-
“技術(shù)經(jīng)濟(jì)”挑戰(zhàn)驅(qū)動(dòng)AMS驗(yàn)證需求
“技術(shù)經(jīng)濟(jì)”挑戰(zhàn)是一種技術(shù)趨勢(shì)與經(jīng)濟(jì)趨勢(shì)的獨(dú)特組合，它催生了IC設(shè)計(jì)人員的模擬混合信號(hào)(AMS)驗(yàn)證需求。目前設(shè)計(jì)師能達(dá)到的設(shè)計(jì)集成度非常驚人。系統(tǒng)級(jí)功能的整合要求設(shè)計(jì)人員開發(fā)系統(tǒng)級(jí)專業(yè)技術(shù)，而且要覆蓋廣泛的
