電路
-
EDA中的計分器電路JFQ的VHDL源程序
計分器電路JFQ的VHDL源程序 來源:ks990次
-
EDA中的計時器電路JSQ的VHDL源程序
計時器電路JSQ的VHDL源程序 來源:ks990次
-
EDA中的譯碼器電路YMQ的VHDL源程序
譯碼器電路YMQ的VHDL源程序 來源:ks990次
-
EDA中的密碼鎖榆人電路的設(shè)計
如圖是電子密碼鎖的輸入電路框圖，由鍵盤掃描電路、彈跳消除電路、鍵盤譯碼電路、按鍵數(shù)據(jù)緩存器，加上外接的一個3×4矩陣式鍵盤組成。 如圖 密碼鎖的輸入電路框圖來源:ks990次
-
EDA中的密碼鎖輸入電路各主要功能模塊的設(shè)計
1）時序產(chǎn)生電路 本時序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形：系統(tǒng)時鐘脈沖（它是系統(tǒng)內(nèi)部所有時鐘脈沖的源頭，且其頻率最高）、彈跳消除取樣信號、鍵盤掃描信號。 當一個系統(tǒng)中需使用多種操作頻率的脈沖波形
-
信號整形電路的設(shè)計
最簡單的信號整形電路就是一個單門限電壓比較器（如圖1 所示），當輸入信號每通過一次零時觸發(fā)器的輸出就要產(chǎn)生一次突然的變化。當輸入正弦波時，每過一次零，比較器的輸出端將產(chǎn)生一次電壓跳變，它的正負向幅度均受
-
數(shù)據(jù)顯示電路的設(shè)計
整個系統(tǒng)硬件電路中，單片機MCU與FPGA進行數(shù)據(jù)交換占用了PO口、Pl口和P3口，因此數(shù)據(jù)顯示電路的設(shè)計采用靜態(tài)顯示的方式，顯示電路由8個共陽極七段數(shù)碼管和8片1位串入8位并出的74LS164芯片組成。這種顯示方式不僅可以
-
基于S3C2440嵌入式系統(tǒng)的以太網(wǎng)接口電路設(shè)計方案
文章主要介紹了一個基于三星ARM9芯片S3C2440嵌入式系統(tǒng)的以太網(wǎng)接口電路設(shè)計方案，采用了工業(yè)級以太網(wǎng)控制器DM9000AEP成功實現(xiàn)了嵌入式系統(tǒng)網(wǎng)絡(luò)數(shù)據(jù)交換。論文在重點闡述了網(wǎng)絡(luò)接口電路基礎(chǔ)之上，對W
-
EDA中的鍵盤輸入去抖電路的VHDL源程序
鍵盤輸入去抖電路的VHDL源程序 注：為便于仿真時觀察有關(guān)中間結(jié)果，程序中增加了一些觀測點的輸出，調(diào)試好后程序中的相應(yīng)語旬應(yīng)注釋掉或作相應(yīng)修改。來源:ks990次
-
EDA中的密碼鎖輸人電路的VHDL源程序
密碼鎖輸人電路的VHDL源程序 來源:ks990次
-
EDA中的鍵盤輸入去抖電路的仿真
如圖為鍵盤輸入去抖電路的仿真結(jié)果圖，圖中的輸出信號QQ0，QQ1，D_0UT1，DD0,DD1是為便于仿真時觀察中間結(jié)果而增加的觀測點的輸出，調(diào)試好后程序中的相應(yīng)語句應(yīng)注釋掉。由圖上可以看出，原來的彈跳現(xiàn)象經(jīng)過鍵盤輸入去
-
FPGA數(shù)據(jù)采集電路仿真圖
圖1 是FPGA數(shù)據(jù)采集電路VHDL程序設(shè)計仿真圖。請讀者自己對照程序進行仿真分析。 圖1 FPGA數(shù)據(jù)采集電路仿真圖 歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）來源:ks991次
-
系統(tǒng)的硬件驗證/單元電路的調(diào)試
FPGA/CPLD數(shù)據(jù)采集電路的調(diào)試：使用MAX＋plus Ⅱ 10.0、計算機、GW48－CK EDA實驗開發(fā)系統(tǒng)等軟件和設(shè)備，對FPGA/CPLD壩刂控電路進行VHDL程序的調(diào)試、有關(guān)仿真以及編程下載，硬件測試等。 單片機數(shù)據(jù)處理控制程序的調(diào)
-
EDA中的密碼鎖輸入電路的仿真
如圖為密碼鎖輸入電路的仿真結(jié)果圖，圖中的輸出信號CLK_SCAN，C_DEBOUNCE是為便于仿真時觀察中間結(jié)果而增加的觀測點的輸出，調(diào)試好后程序中的相應(yīng)語句應(yīng)注釋掉。 如圖 密碼鎖輸入電路仿真結(jié)果圖 為便于觀測有關(guān)結(jié)果
-
EDA中的系統(tǒng)總體組裝電路的有關(guān)仿真
這里只給出了交通燈控制器的仿真圖，如圖1、圖2所示。 如圖1 JTDKZ，VHD的仿真圖（全局結(jié)果） 如圖2 JTDKZ VHD的仿真圖（局部結(jié)果） 從如圖1和如圖2可知，JTDKZ.VHD的設(shè)計是正確的。其他程序請讀者自已進行仿真和分
-
EDA中的綜合計時電路的設(shè)計
根據(jù)系統(tǒng)的設(shè)計要求，綜合計時電路可分為計秒電路、計分電路、計時電路、計星期電路、計日電路、計月電路、計年電路等7個子模塊，這7個子模塊必須都具有預(yù)置、計數(shù)和進位功能，設(shè)計思想如下： （1）計秒電路：以直接
-
EDA中的綜合計時電路的系統(tǒng)設(shè)計要求
設(shè)計一個綜合性的計時系統(tǒng)，要求能實現(xiàn)年、月、日、時、分、秒及星期的計數(shù)等綜合計時功能，同時將計時結(jié)果通過15個七段數(shù)碼管顯示，并且可通過兩個設(shè)置鍵，對計時系統(tǒng)的有關(guān)參數(shù)進行調(diào)整。具體系統(tǒng)功能面板如圖所示
-
EDA中的綜合計時電路的顯示控制電路的設(shè)計
本設(shè)計顯示需要使用的是15個七段顯示數(shù)碼管。在計時結(jié)果顯示電路中，七段數(shù)碼管顯示部分是一個不容忽視的環(huán)節(jié)，如若處理不得當，可能引起系統(tǒng)功率過大，產(chǎn)生散熱問題，嚴重時甚至?xí)?dǎo)致系統(tǒng)的燒毀。為了解決好以上問
-
EDA中的綜合計時電路的調(diào)整控制電路TZKZQ的設(shè)計
對于系統(tǒng)中的時間調(diào)整電路，擬通過模式和調(diào)整兩個外部按鍵完成。模式鍵負責切換正常時間計數(shù)模式和時間調(diào)整模式，調(diào)整模式切換順序如圖1所示。調(diào)整鍵負責在時間調(diào) 整模式之下，對當前模式的計時結(jié)果進行調(diào)整。 在模式
-
EDA中的綜合計時電路的系統(tǒng)總體組裝電路的設(shè)計
此系統(tǒng)的總體組裝電路圖如圖所示。 如圖 綜合計時系統(tǒng)的總體組裝電路原理圖來源:ks990次
