-
PLD器件的設(shè)計(jì)步驟
1.電路邏輯功能描述PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語言描述，原理圖描述是一種直觀簡便的方法，它可以將現(xiàn)有的小規(guī)模集成電路實(shí)現(xiàn)的功能直接用PLD器件來實(shí)現(xiàn)，而不必去將現(xiàn)有的電路用語言來描述
-
EDA技術(shù)與FPGA設(shè)計(jì)應(yīng)用
21世紀(jì)是信息產(chǎn)業(yè)主導(dǎo)的知識經(jīng)濟(jì)時(shí)代，信息領(lǐng)域正在發(fā)生一場巨大變革，其先導(dǎo)力量和決定性因素正是微電子技術(shù)'>集成電路。片的日益成熟，特別是深亞微米(DSM，DeepSub-Mron)和超深亞微米(VDSM，Very Deep Sub-Micron
-
基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計(jì)
本設(shè)計(jì)是一種基于FPGA(現(xiàn)場可編程門陣列)的液晶顯示控制器。與集成電路控制器相比，F(xiàn)PGA更加靈活，可以針對小同的液晶顯示模塊更改時(shí)序信號和顯示數(shù)據(jù)。FPGA的集成度、復(fù)雜度和面積優(yōu)勢使得其日益成為一種頗具吸引力
-
基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計(jì)
基于FPGA和硬件描述語言Verilog的液晶顯示控制器的設(shè)計(jì)
-
VHDL語言為核心的EDA技術(shù)在醫(yī)學(xué)中的應(yīng)用
在此將VHDL語言設(shè)計(jì)的計(jì)數(shù)器應(yīng)用于脈搏測量，精確的計(jì)量出脈搏跳動(dòng)，并通過數(shù)碼管直觀地表示出來。顯示出VHDL語言設(shè)計(jì)數(shù)字系統(tǒng)與醫(yī)學(xué)的緊密聯(lián)系及其在醫(yī)療實(shí)踐中的巨大應(yīng)用前景。實(shí)踐證明，將EDA技術(shù)與醫(yī)學(xué)相結(jié)合，不僅能促進(jìn)EDA技術(shù)的深入發(fā)展，而且能夠極大地推動(dòng)醫(yī)學(xué)的進(jìn)步。
-
硬件描述語言HDL的現(xiàn)狀與發(fā)展
從數(shù)字系統(tǒng)設(shè)計(jì)的性質(zhì)出發(fā)，結(jié)合目前迅速發(fā)展的芯片系統(tǒng)，比較、研究各種硬件描述語言。
gaohq
yanyuroom
han686090
bsxgy
452329546
lhb_ustsd
天地摩登恒
奪命耂司機(jī)
sunrisechip
qq3453539242
lmlj0502
snowsword
mcu430
Testtof
xscc
lingcoln
wangyin2111
heg77
kslwzzl
jhcj2014
