一線式EE-PROM DS2430A在傳感器系統(tǒng)中的應(yīng)用

　　DS2430A是256位一線式EE-PROM，具有3引腳TO-92小體積封裝形式或6引腳TSOC表面貼封裝形式，能安裝到印制電路板上或進(jìn)行引線，其典型應(yīng)用包括儲(chǔ)存校準(zhǔn)系數(shù)、板卡識(shí)別以及產(chǎn)品升級(jí)的狀態(tài)信息等，很適合應(yīng)用到即插即

CH232十二節(jié)奏發(fā)生器電路的應(yīng)用電路圖

CH232是一塊CMOS電子琴專用十二節(jié)奏發(fā)生器集成電路.電路內(nèi)設(shè)的12種節(jié)奏可自動(dòng)選擇,三組輸出可任意推動(dòng)模擬打擊樂電路.節(jié)奏時(shí)鐘脈沖由內(nèi)部產(chǎn)生,并通過外接RC元件調(diào)節(jié)節(jié)奏速度;也可采用外時(shí)鐘脈沖直接從17腳輸入.Q6輸出

T215 2-16進(jìn)制同步可預(yù)置可逆計(jì)數(shù)器的應(yīng)用電路圖

T215是2-16進(jìn)制同步可預(yù)置可逆計(jì)數(shù)器.它能同時(shí)作加法計(jì)數(shù)和減法計(jì)數(shù).它的主要電參數(shù)為:電源電流ICC小于100MA,計(jì)數(shù)工作頻率10MHZ左右,平均傳輸延遲時(shí)間約為60NS,T215管腳的外引線排列及功能如圖所示.T215的真值表如表

二倍行頻振蕩器

TA7609P集成電路中行振蕩與行掃描同步原理 該行振蕩器直接產(chǎn)生2fH(31 250Hz)的脈沖, 經(jīng)雙穩(wěn)態(tài)觸發(fā)器組成的2∶1分頻器后, 輸出占空比為50%的行頻(15 625Hz)脈沖。 這樣設(shè)計(jì)可以提高隔行掃描精度, 避免并行, 使垂直清

抗干擾電路與幅度分離電路

由于經(jīng)檢波輸出電路的輸出信號(hào)大多數(shù)是正極性的, 正極性視頻全電視信號(hào)的幅度分離電路如圖8-3中V2, 其工作原理同圖8 - 2。 其中晶體管V2采用PNP型的, 當(dāng)向下的同步頭來到時(shí)它可以導(dǎo)通。 其余時(shí)間截止。 輸出電阻接在

抗干擾電路與幅度分離電路

由于經(jīng)檢波輸出電路的輸出信號(hào)大多數(shù)是正極性的, 正極性視頻全電視信號(hào)的幅度分離電路如圖8-3中V2, 其工作原理同圖8 - 2。 其中晶體管V2采用PNP型的, 當(dāng)向下的同步頭來到時(shí)它可以導(dǎo)通。 其余時(shí)間截止。 輸出電阻接在

丹麥開發(fā)新品專治磨牙 使用3周磨牙時(shí)間減半

據(jù)新加坡《聯(lián)合早報(bào)》報(bào)道，丹麥一家生物技術(shù)公司日前開發(fā)出一種可以大幅緩解夜間磨牙的新裝置。臨床試驗(yàn)證明，患者使用該產(chǎn)品3個(gè)星期后可減少磨牙時(shí)間50%，6至8星期后可減少磨牙時(shí)間80%。 據(jù)丹麥當(dāng)?shù)孛襟w報(bào)道，這款

電樞檢查儀中的同步脈沖發(fā)生電路

丟失脈沖報(bào)警電路

脈沖放大電路

脈沖頻率檢測(cè)電路

尖脈沖檢測(cè)電路

光脈沖接收電路

時(shí)鐘脈沖耦合電路

發(fā)光二極管用的1.25W脈沖發(fā)生電路

1MHz發(fā)光二極管脈沖調(diào)制電路

磁共振成像(MRI)系統(tǒng)

概述　　磁共振成像(MRI)系統(tǒng)能夠提供清晰的人體組織圖像，系統(tǒng)檢測(cè)并處理氫原子在強(qiáng)磁場(chǎng)中受到共振磁場(chǎng)激勵(lì)脈沖的激發(fā)后所生成的信號(hào)。　　氫原子核的自旋運(yùn)動(dòng)決定了它自身的固有磁矩，在強(qiáng)磁場(chǎng)作用下，這些氫原子將

基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計(jì)

現(xiàn)代電子戰(zhàn)環(huán)境復(fù)雜，信號(hào)密度大，所以對(duì)信號(hào)的實(shí)時(shí)分選很重要。這里，提出一種基于關(guān)聯(lián)比較器的雷達(dá)信號(hào)分選方法，在實(shí)現(xiàn)多參數(shù)分選的同時(shí)，也保證了實(shí)時(shí)性。詳細(xì)闡述了在Virtex 4系列FPGA上實(shí)現(xiàn)基于內(nèi)容可尋存儲(chǔ)器(CAM)的關(guān)聯(lián)比較器的途徑。

基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計(jì)

現(xiàn)代電子戰(zhàn)環(huán)境復(fù)雜，信號(hào)密度大，所以對(duì)信號(hào)的實(shí)時(shí)分選很重要。這里，提出一種基于關(guān)聯(lián)比較器的雷達(dá)信號(hào)分選方法，在實(shí)現(xiàn)多參數(shù)分選的同時(shí)，也保證了實(shí)時(shí)性。詳細(xì)闡述了在Virtex 4系列FPGA上實(shí)現(xiàn)基于內(nèi)容可尋存儲(chǔ)器(CAM)的關(guān)聯(lián)比較器的途徑。

單芯片極窄微弱脈沖檢測(cè)系統(tǒng)設(shè)計(jì)

摘要：采用O．18 μm CMOS工藝設(shè)計(jì)了一款單芯片集成極窄微弱脈沖檢測(cè)系統(tǒng)，該芯片包括輸入匹配、放大器、脈沖展寬器、驅(qū)動(dòng)及帶隙基準(zhǔn)電壓電流產(chǎn)生電路。為提高檢測(cè)系統(tǒng)靈敏度，文章采用了多級(jí)放大器級(jí)聯(lián)以及有源電