-
CPLD在信號濾波和抗干擾中的應(yīng)用
1 濾波和抗干擾概述單片機(jī)應(yīng)用系統(tǒng)的輸入信號常含有種種噪聲和干擾，它們來自被測信號源、傳感器、外界干擾源等。為了提高測量和控制精度，必須消除信號中的噪聲和干擾。噪聲有兩大類：一類為周期性的;另一類為不規(guī)則
-
數(shù)顯定時電路
數(shù)顯定時電路
-
基于單片機(jī)的仰臥起坐計數(shù)器
摘要：仰臥起坐作為一種體能訓(xùn)練的方法，再加上它不受場地環(huán)境影響的優(yōu)點，成為非常適合社會大眾的簡易運動方式。本設(shè)計將計算機(jī)軟、硬件技術(shù)溶為一體，以51單片機(jī)作為控制核心，達(dá)到對仰臥起坐的自動計數(shù)。具體過程
-
無聲定時提醒器電路
電路工作原理：電源開關(guān)接通后，自動復(fù)位電路工作，使各lC處于初始狀態(tài)?；鶞?zhǔn)信號發(fā)生電路8651B產(chǎn)生1/60 Hz的信垮，輸入計數(shù)器74HC192反向計數(shù)端。74HC192是可預(yù)置
-
程控分頻器（除法計數(shù)器）電路（n=114616）
程控分頻器（除法計數(shù)器）電路（n=114616）
-
非同步計數(shù)器電路及其信號波形
非同步計數(shù)器電路及其信號波形
-
由4個T觸發(fā)器構(gòu)成的計數(shù)器
由4個T觸發(fā)器構(gòu)成的計數(shù)器
-
調(diào)整單片機(jī)時鐘精度的解決方案
本文針對用單片機(jī)制作電子鐘或要求根據(jù)時鐘啟控的控制系統(tǒng)時，出現(xiàn)的校準(zhǔn)了的電子時鐘的時間竟然變快或是變慢了的情況而提出的一種解決方案?！ 纹瑱C(jī)應(yīng)用中，常常會
-
玻璃瓶計數(shù)器的光電轉(zhuǎn)換遙控電路
玻璃瓶計數(shù)器的光電轉(zhuǎn)換遙控電路
-
基于555定時器的籃球賽24s計時器設(shè)計方案
電子設(shè)計與仿真是電子技術(shù)基礎(chǔ)學(xué)習(xí)中的重點內(nèi)容，是將理論知識轉(zhuǎn)化為實踐能力的一個關(guān)鍵環(huán)節(jié)。文中針對數(shù)字電路綜合知識的實驗要求，設(shè)計了籃球賽24 s計時器，并利用Multisim軟件進(jìn)行了仿真。1設(shè)計方案與電路組成籃
-
交通信號燈電路
交通信號燈電路
-
進(jìn)退機(jī)構(gòu)工作的控制梯形圖
進(jìn)退機(jī)構(gòu)工作的控制梯形圖
-
基于脈沖信號源的CPLD方法實現(xiàn)
單片機(jī)產(chǎn)生的脈沖信號源由于是靠軟件實現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號源，脈沖信號源的參數(shù)(頻率、占空比)由工控機(jī)通過I/O板卡設(shè)置，
-
基于Linux的嵌入式系統(tǒng)全程喂狗策略
引 言在嵌入式系統(tǒng)中，為了使系統(tǒng)在異常情況下能自動恢復(fù)，一般都會引入看門狗電路?？撮T狗電路其實就是一個計數(shù)器。當(dāng)看門狗啟動后，計數(shù)器開始自動計數(shù)，經(jīng)過一定時間計數(shù)
-
基于DSP的車載導(dǎo)航系統(tǒng)硬件電路設(shè)計與實現(xiàn)
摘要 為解決車輛在行駛中對交通信息的了解，文中針對車載導(dǎo)航系統(tǒng)功能需求，設(shè)計了基于DSP芯片的車載導(dǎo)航系統(tǒng)，提出了一種基于TMS3 20C6713B的DSP處理器車載導(dǎo)航系統(tǒng)設(shè)計方案，介紹了系統(tǒng)的硬件設(shè)計和實現(xiàn)方法。該系
-
CPLD在雙軸位置檢測系統(tǒng)中的應(yīng)用
1 引言數(shù)控機(jī)床的加T精度主要南位置檢測系統(tǒng)的精度決定，位置檢測系統(tǒng)一般包括傳感器(旋轉(zhuǎn)變壓器，光電編碼器，光柵)、四倍頻鑒相電路、計數(shù)電路等，系統(tǒng)通過這些檢測電機(jī)的位移和速度，發(fā)出反饋信號，從而構(gòu)成閉環(huán)或
-
定量脈沖發(fā)生器電路
定量脈沖發(fā)生器電路
-
基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計實例
1引言CPLD(ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件)和FPGA(FieldprogrammableGatesArray，現(xiàn)場可編程門陣列)都是可編程邏輯器件，它們是在PAL、GAL等邏輯器件基礎(chǔ)上發(fā)展起來的。同以往的PAL、GAL相比，
-
采用555時基集成電路的時間累積電路
采用555時基集成電路的時間累積電路
-
基于Multisim的計時器設(shè)計與仿真
摘要：計時器是數(shù)字電路的重要組成部分，本文基于Multisim仿真軟件以及數(shù)字電路相關(guān)理論知識，完成了24秒計時器的設(shè)計與仿真，實現(xiàn)了直接清零、啟動、暫停、斷點計時、自動報警等功能，大大提高了學(xué)生的綜合實踐能力
