“采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理,RapidIO減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴DSP周期?!盨hippen說,“例如,多個(gè)飛思卡爾公司的StarCorebase
當(dāng)設(shè)計(jì)的系統(tǒng)需要對數(shù)字信號(hào)進(jìn)行處理時(shí),常采用通用 DSP(Digital Signal Process)處理器,這樣的設(shè)計(jì)方案通用性好,且還有各種較為成熟的 DSP算法可以參考。但是,這類方案通常是雙核設(shè)計(jì),即采用通用控制器(MCU)加上通用 DSP處理器實(shí)現(xiàn),在實(shí)現(xiàn)系統(tǒng)時(shí)開發(fā)的復(fù)雜程度、難度都較大,也難以滿足定制特殊處理的需要。為了解決這些問題,人們開始尋求新的設(shè)計(jì)方案,基于通用處理器加上FPGA(大規(guī)??删庨T陣列)的架構(gòu)方案逐漸成為主流,在新的方案中通用控制器完成控制和管理功能,專用的數(shù)字信號(hào)處理和組合邏輯功能由 FPGA實(shí)現(xiàn),使得設(shè)計(jì)開銷與復(fù)雜程度明顯降低。
隨著數(shù)字化浪潮的深入,具有混合信號(hào)功能的芯片越來越多地出現(xiàn)在人們的生活中。通訊領(lǐng)域的MODEM(如ADSL),CODEC和飛速發(fā)展的手機(jī)芯片,視頻處理器領(lǐng)域的MPEG,DVD 芯片,都是具有混合信號(hào)功能的芯片,其特點(diǎn)是處理速度高、覆蓋的頻率范圍寬,芯片的升級(jí)換代周期日益縮短。這就要求測試系統(tǒng)具有更高的性能和更寬的頻帶范圍,而且需要靈活的架構(gòu)來應(yīng)對不斷升級(jí)的芯片測試需求,以便有效降低新器件的測試成本。此外,混合信號(hào)芯片種類繁多,各種具有混合信號(hào)的芯片已經(jīng)廣泛運(yùn)用到生產(chǎn)和生活的各個(gè)領(lǐng)域,而不同的應(yīng)用領(lǐng)域,其工作的頻率和所要求的精度也各不相同,這就要求在對混合信號(hào)進(jìn)行測試時(shí),抓住其共性來提出測試方案。所有混合信號(hào)芯片的一個(gè)最基本的共性就是其內(nèi)部均具有AD/DA,一些混合信號(hào)芯片還包括PLL模塊。本文所論述的混合信號(hào)測試僅涉及到ADC和DAC通路。
國際電子商情訊 Tensilica日前宣布,授權(quán)海思半導(dǎo)體Xtensa系列可配置數(shù)據(jù)處理器(DPU)及ConnX DSP(數(shù)據(jù)信號(hào)處理)IP核。海思將在網(wǎng)絡(luò)設(shè)備芯片的設(shè)計(jì)中使用Tensilica的DPU和DSP內(nèi)核。 海思半導(dǎo)體副總裁Teresa He表示:“
電信基礎(chǔ)設(shè)備、視頻基礎(chǔ)設(shè)備以及影像應(yīng)用等對于帶寬的要求迅速提升,這些系統(tǒng)需要支持具有更高分辨率、更快幀速率以及更出色音質(zhì)的音視頻流。同時(shí),上述系統(tǒng)還要提高信道密度,降低每信道的功耗。此外,該市場不僅要
本文首先簡單的介紹了總線的發(fā)展,從而引出一種新型的串行點(diǎn)對點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑,但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA,將DSP 的總線橋接到一個(gè)RapidIO IP 上,從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
1 引言 隨著網(wǎng)絡(luò)和多媒體技術(shù)的發(fā)展,視覺通信的重要性和需求急劇增加,如桌面視頻會(huì)議、移動(dòng)終端、基于因特網(wǎng)的視頻通信等。這些視覺信息內(nèi)涵豐富,但數(shù)據(jù)量大,必須壓縮數(shù)據(jù)。但采用多種方法壓縮圖像數(shù)據(jù),其
1 引言 隨著網(wǎng)絡(luò)和多媒體技術(shù)的發(fā)展,視覺通信的重要性和需求急劇增加,如桌面視頻會(huì)議、移動(dòng)終端、基于因特網(wǎng)的視頻通信等。這些視覺信息內(nèi)涵豐富,但數(shù)據(jù)量大,必須壓縮數(shù)據(jù)。但采用多種方法壓縮圖像數(shù)據(jù),其
數(shù)字信號(hào)處理器(Digital Signal Processor,DSP)在圖形圖像處理、高精度測量控制、高性能儀器儀表等眾多領(lǐng)域得到越來越廣泛的應(yīng)用,實(shí)際運(yùn)用中,通常須將DSP采集處理后的數(shù)據(jù)傳送到PC機(jī),然后進(jìn)行存儲(chǔ)和處理。
高速DSP與PC實(shí)現(xiàn)串口通信的方法
隨著現(xiàn)代網(wǎng)絡(luò)技術(shù)的發(fā)展,嵌放式系統(tǒng)如單片機(jī)、DSP等系統(tǒng)對接入網(wǎng)絡(luò)的需求日益增加,例如具有遠(yuǎn)程抄表功能的電表系統(tǒng)、可以進(jìn)行遠(yuǎn)程控制的信息電系統(tǒng)等.本文采用TI公司的TMS320VC33 DSP芯片設(shè)計(jì)與Realtek公司的RTL80
基于DSP的上網(wǎng)方案的軟硬件設(shè)計(jì)與實(shí)現(xiàn)
“采用SERDES(串行/解串器)技術(shù)后只需少量引腳就能獲得很高的帶寬。由于硬件全部承擔(dān)了協(xié)議棧的處理,RapidIO減少了原來僅用于在系統(tǒng)中傳輸數(shù)據(jù)的寶貴DSP周期?!盨hippen說,“例如,多個(gè)飛思卡爾公司的StarCorebase
當(dāng)設(shè)計(jì)的系統(tǒng)需要對數(shù)字信號(hào)進(jìn)行處理時(shí),常采用通用 DSP(Digital Signal Process)處理器,這樣的設(shè)計(jì)方案通用性好,且還有各種較為成熟的 DSP算法可以參考。但是,這類方案通常是雙核設(shè)計(jì),即采用通用控制器(MCU)加上通用 DSP處理器實(shí)現(xiàn),在實(shí)現(xiàn)系統(tǒng)時(shí)開發(fā)的復(fù)雜程度、難度都較大,也難以滿足定制特殊處理的需要。為了解決這些問題,人們開始尋求新的設(shè)計(jì)方案,基于通用處理器加上FPGA(大規(guī)??删庨T陣列)的架構(gòu)方案逐漸成為主流,在新的方案中通用控制器完成控制和管理功能,專用的數(shù)字信號(hào)處理和組
隨著數(shù)字化浪潮的深入,具有混合信號(hào)功能的芯片越來越多地出現(xiàn)在人們的生活中。通訊領(lǐng)域的MODEM(如ADSL),CODEC和飛速發(fā)展的手機(jī)芯片,視頻處理器領(lǐng)域的MPEG,DVD 芯片,都是具有混合信號(hào)功能的芯片,其特點(diǎn)是處理速度高、覆蓋的頻率范圍寬,芯片的升級(jí)換代周期日益縮短。這就要求測試系統(tǒng)具有更高的性能和更寬的頻帶范圍,而且需要靈活的架構(gòu)來應(yīng)對不斷升級(jí)的芯片測試需求,以便有效降低新器件的測試成本。此外,混合信號(hào)芯片種類繁多,各種具有混合信號(hào)的芯片已經(jīng)廣泛運(yùn)用到生產(chǎn)和生活的各個(gè)領(lǐng)域,而不同的應(yīng)用領(lǐng)域,其工
1 引言 20世紀(jì)末,全球范圍內(nèi)興起的信息革命浪潮,為汽車工業(yè)的突破性發(fā)展提供了千載難逢的機(jī)遇,信息技術(shù)的廣泛應(yīng)用是解決汽車帶來的諸如交通擁擠、交通安全、環(huán)境污染、能源枯竭等問題的最佳途徑。同時(shí),隨著
本文首先簡單的介紹了總線的發(fā)展,從而引出一種新型的串行點(diǎn)對點(diǎn)交換結(jié)構(gòu)RapidIO。DSP 在高性能處理系統(tǒng)中的重要性毋庸置疑,但是目前的很多DSP 并沒有RapidIO接口。本文提出了利用FPGA,將DSP 的總線橋接到一個(gè)RapidIO IP 上,從而實(shí)現(xiàn)了DSP與RapidIO 網(wǎng)絡(luò)的互聯(lián)。
根據(jù)嵌入式系統(tǒng)知識(shí),利用其優(yōu)點(diǎn),針對星圖識(shí)別的特征,設(shè)計(jì)一種以SBC+DSP為硬件平臺(tái)的嵌入式系統(tǒng),通過試驗(yàn)驗(yàn)證,系統(tǒng)能夠滿足星圖識(shí)別大數(shù)據(jù)量、實(shí)時(shí)響應(yīng)速度和高可靠性的要求。
基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用
基于SBC+DSP 的嵌入式系統(tǒng)設(shè)計(jì)與應(yīng)用