在采用FPGA設(shè)計DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過在不同條件、參數(shù)值和輸入情況下對系統(tǒng)進(jìn)行高級行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計問題。因為在這一階段，比較容易區(qū)分設(shè)計問題和編程問題。通過在系統(tǒng)級工作，設(shè)計人員可以確定這一階段的問題是來自設(shè)計缺陷，而不是編程問題。此外，在信號處理系統(tǒng)設(shè)計中使用基于模型的方法大大縮短了“錯誤診斷延遲”時間——從設(shè)計中出現(xiàn)錯誤到發(fā)現(xiàn)錯誤并分離錯誤的時間。

在采用FPGA設(shè)計DSP系統(tǒng)中仿真的重要性

仿真是所有系統(tǒng)成功開發(fā)的基礎(chǔ)。通過在不同條件、參數(shù)值和輸入情況下對系統(tǒng)進(jìn)行高級行為仿真，工程師可以迅速找到、分離并糾正系統(tǒng)的設(shè)計問題。因為在這一階段，比較容易區(qū)分設(shè)計問題和編程問題。通過在系統(tǒng)級工作，設(shè)計人員可以確定這一階段的問題是來自設(shè)計缺陷，而不是編程問題。此外，在信號處理系統(tǒng)設(shè)計中使用基于模型的方法大大縮短了“錯誤診斷延遲”時間——從設(shè)計中出現(xiàn)錯誤到發(fā)現(xiàn)錯誤并分離錯誤的時間。

JPEG2000中嵌入式塊編碼的FPGA設(shè)計

為了使JPEG2000能應(yīng)用到便攜產(chǎn)品中，采用了高效存儲結(jié)構(gòu)的硬件實現(xiàn)方案，并設(shè)計了相應(yīng)的寄存器組和控制邏輯。仿真結(jié)果表明所設(shè)計所設(shè)計的編碼器能夠在0.256s內(nèi)完成對一幀512×512的灰度圖像的編碼。

用FPGA設(shè)計MP3個人數(shù)字播放機

現(xiàn)在隨著數(shù)字音頻的普及，MP3已隨處可見。本文簡單介紹用FPGA設(shè)計MP3播放器。

AC-Link數(shù)字音頻VHDL編/解碼的FPGA設(shè)計

提出一種利用FPGA實現(xiàn)AC-Link數(shù)字音頻處理的設(shè)計方案.AC-Link音頻編解碼系統(tǒng)以VHDL模塊進(jìn)行設(shè)計,經(jīng)過波形仿真和結(jié)果驗證后,將程序下載到FPGA中實現(xiàn)1這種設(shè)計方法可以縮短設(shè)計周期,提高設(shè)計的可靠性和效率。

FPGA設(shè)計者的5項基本功

基于FPGA設(shè)計航空電子系統(tǒng)

基于現(xiàn)場可編程門陣列 (FPGA) 核心的實施體現(xiàn)了先進(jìn)的現(xiàn)代航空電子設(shè)計方法。

3G系統(tǒng)中AGC的FPGA設(shè)計實現(xiàn)

大多數(shù)接收機必須處理動態(tài)范圍很大的信號，這需要進(jìn)行增益調(diào)整，以防止過載或某級產(chǎn)生互調(diào)，調(diào)整解調(diào)器的工作以優(yōu)化工作。

3G系統(tǒng)中AGC的FPGA設(shè)計實現(xiàn)

大多數(shù)接收機必須處理動態(tài)范圍很大的信號，這需要進(jìn)行增益調(diào)整，以防止過載或某級產(chǎn)生互調(diào)，調(diào)整解調(diào)器的工作以優(yōu)化工作。

MPEG-2信道解復(fù)用器的DSP+FPGA設(shè)計

在詳細(xì)介紹了MPEG-2標(biāo)準(zhǔn)以及MPEG-2傳送流語法規(guī)范的基礎(chǔ)上，給出了符合該標(biāo)準(zhǔn)的信道解復(fù)用器的各個模塊實現(xiàn)的原理及設(shè)計方案。?

MPEG-2信道解復(fù)用器的DSP+FPGA設(shè)計

在詳細(xì)介紹了MPEG-2標(biāo)準(zhǔn)以及MPEG-2傳送流語法規(guī)范的基礎(chǔ)上，給出了符合該標(biāo)準(zhǔn)的信道解復(fù)用器的各個模塊實現(xiàn)的原理及設(shè)計方案。?