賽靈思在其UltraScale FPGA上集成了Interlaken IP,可簡化包處理系統(tǒng)互聯(lián)。帶寬是個有趣的東西。十年前,大多數(shù)人都不清楚什么是“每秒字節(jié)”。而今天,在線視頻、智能手機和各種現(xiàn)代化互聯(lián)社會不可或缺的
Altera公司昨日宣布,Stratix® V FPGA的Interlaken知識產(chǎn)權(IP)內(nèi)核實現(xiàn)了與Cavium OCTEON多核處理器的互操作。這一成功的工作保證了芯片至芯片前端互聯(lián),更方便OEM做出器件選擇決定。Cavium的解決方案和服務總監(jiān)
21ic訊 Altera公司今天宣布,Stratix® V FPGA的Interlaken知識產(chǎn)權(IP)內(nèi)核實現(xiàn)了與Cavium OCTEON多核處理器的互操作。這一成功的工作保證了芯片至芯片前端互聯(lián),更方便OEM做出器件選擇決定。Cavium的解決方案
Altera公司宣布,Stratix IV FPGA通過Interlaken聯(lián)盟的器件通用性測試。Altera認證了與使用Interlaken協(xié)議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試,是業(yè)界唯一支持10 Gbps線
Altera公司宣布,Stratix IV FPGA通過Interlaken聯(lián)盟的器件通用性測試。Altera認證了與使用Interlaken協(xié)議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試,是業(yè)界唯一支持10 Gbps線速