賽靈思在其UltraScale FPGA上集成了Interlaken IP，可簡(jiǎn)化包處理系統(tǒng)互聯(lián)。

帶寬是個(gè)有趣的東西。十年前，大多數(shù)人都不清楚什么是“每秒字節(jié)”。而今天，在線視頻、智能手機(jī)和各種現(xiàn)代化互聯(lián)社會(huì)不可或缺的設(shè)備讓帶寬成為所有人關(guān)注的問題。這些應(yīng)用告訴人們，帶寬非常重要，人們也清晰地意識(shí)到需要更高的帶寬。

遺憾的是，高級(jí)堆棧頂層觀點(diǎn)會(huì)制約為家庭以及便攜式設(shè)備提供更多比特與字節(jié)所需的技術(shù)發(fā)展。所有這些數(shù)據(jù)都要求我們的基礎(chǔ)設(shè)施必須跟上發(fā)展要求。過去依靠10Gbps光學(xué)技術(shù)的互聯(lián)機(jī)制現(xiàn)在已經(jīng)發(fā)展到40乃至100Gbps，而不久的將來(lái)還有望推進(jìn)到400Gbps。

當(dāng)今產(chǎn)業(yè)中的INTERLAKEN

在整個(gè)過程中，基礎(chǔ)包處理任務(wù)和架構(gòu)并沒有發(fā)生巨大變化。同樣，100Gbps系統(tǒng)面對(duì)的許多封裝、功耗和熱性能限制與其前代技術(shù)也一樣。這意味著系統(tǒng)所有組件都需要大幅提高速度。更重要的是，這些器件之間的互聯(lián)必須能夠很容易擴(kuò)展。系統(tǒng)中使用的FIC、NPU、MAC及其它ASSP來(lái)自眾多不同的供應(yīng)商，這導(dǎo)致問題進(jìn)一步復(fù)雜化。這些器件采用各種互聯(lián)寬度和速率來(lái)實(shí)現(xiàn)目標(biāo)吞吐量。

現(xiàn)在，賽靈思和Interlaken協(xié)議已著手協(xié)助解決包處理功能之間的社交互聯(lián)瓶頸問題。由思科和Cortina合力打造的Interlaken旨在應(yīng)對(duì)這些挑戰(zhàn)。賽靈思 FPGA可通過高性能可編程邏輯和高性能收發(fā)器輕松實(shí)現(xiàn)這項(xiàng)標(biāo)準(zhǔn)。以下三個(gè)方面使得Interlaken成為應(yīng)對(duì)這些難題的最佳協(xié)議：其具備高度可擴(kuò)展性;Interlaken非常適用于OTN 和以太網(wǎng)系統(tǒng);它是一項(xiàng)開放式協(xié)議。

從最基本的層面說(shuō)，Interlaken旨在最大限度地提升靈活性和可擴(kuò)展性。該規(guī)范沒有強(qiáng)行要求預(yù)定義的線路速度或信道寬度。舉例來(lái)說(shuō)，這意味著您實(shí)現(xiàn)150Gbps的接口就能對(duì)100G以太網(wǎng)數(shù)據(jù)路徑(帶其它包頭)進(jìn)行封裝，12條信道每條線路12.5 Gbps或者六條信道每條分別為25 Gbps。無(wú)論哪種情況，Interlaken的邏輯接口均可得到保持，同時(shí)簡(jiǎn)化了其它設(shè)計(jì)。此外，這種靈活性也使Interlaken適用于細(xì)分市場(chǎng)應(yīng)用，如與TCAM協(xié)同工作的后備接口。

Interlaken在包處理過程中的潛在位置

高帶寬設(shè)計(jì)帶來(lái)板載Interlaken" width="500" height="233" />

圖1 – 利用Virtex UltraScale的32.5-Gbps GTY高性能收發(fā)器(如本視頻所示)和集成式Interlaken模塊，客戶能夠在不影響靈活性的同時(shí)創(chuàng)建性能更高、功耗更低、集成度更緊密的網(wǎng)絡(luò)。

無(wú)論數(shù)據(jù)通過多少條信道傳輸，都要在這些信道上進(jìn)行分段和拆分。這種方法的優(yōu)勢(shì)在于能夠減少時(shí)延，同時(shí)能很好地支持OTN流或以太網(wǎng)數(shù)據(jù)包。在分段過程中，Interlaken可支持信道化，讓設(shè)計(jì)人員能夠靈活地實(shí)現(xiàn)數(shù)據(jù)包優(yōu)先化等特性，同時(shí)能在協(xié)議現(xiàn)有的特性集中工作。

高帶寬設(shè)計(jì)帶來(lái)板載Interlaken" width="500" height="278" />
圖2 – 利用Virtex UltraScale的32.5Gbps GTY高性能收發(fā)器(如本視頻所示)和集成式Interlaken模塊，客戶能夠在不影響靈活性的同時(shí)創(chuàng)建性能更高、功耗更低、集成度更緊密的網(wǎng)絡(luò)。

Interlaken具有豐富的特性集，而且無(wú)需注冊(cè)，可免費(fèi)使用，因此非常適合推廣。此外，原始定義中包含了各種利益相關(guān)方公司，這意味著Interlaken的特性集也能方便地滿足多種不同需求。由于能迅速獲得各種ASSP和IP，賽靈思FPGA的使用和推廣都變得更方便。

賽靈思和INTERLAKEN：一對(duì)完美的組合

賽靈思素以幫助設(shè)計(jì)人員更方便地采用最新高性能標(biāo)準(zhǔn)而聞名。在向100 Gbps乃至更高技術(shù)轉(zhuǎn)移的過程中，實(shí)踐證明賽靈思器件在包處理系統(tǒng)和測(cè)試設(shè)備方面發(fā)揮了重要的主導(dǎo)作用。由于100G以太網(wǎng)MAC、OTU4和Interlaken解決方案的高質(zhì)量IP隨時(shí)可供使用，因此配合賽靈思的高速FPGA結(jié)構(gòu)和世界一流的收發(fā)器能夠?yàn)榭蛻魩?lái)靈活而強(qiáng)大的解決方案。

從Virtex®-5代開始就面向賽靈思 FPGA提供了Interlaken IP，一開始是通過第三方廠商提供，而在收購(gòu)了Sarance之后，則是由賽靈思自己提供。UltraScale™系列FPGA是提供Interlaken解決方案的第四代賽靈思器件，其取得了一項(xiàng)重要發(fā)展。

在UltraScale FPGA中，賽靈思將Interlaken IP整合到芯片中。通過將Interlaken設(shè)為固定的特性，賽靈思能夠釋放出更多結(jié)構(gòu)邏輯，減少軟實(shí)現(xiàn)技術(shù)帶來(lái)的時(shí)序約束，從而將設(shè)計(jì)人員從繁重的工作中解脫出來(lái)。此外，這款一體化解決方案還能節(jié)約動(dòng)態(tài)和靜態(tài)功耗，而且不會(huì)對(duì)靈活性造成不良影響。統(tǒng)一的Interlaken模塊能以任何線路速度實(shí)現(xiàn)多達(dá)12條信道，每條信道速度高達(dá)12.5 Gbps，或者實(shí)現(xiàn)六條信道，整體速度高達(dá)25 Gbps。

賽靈思在Interlaken的優(yōu)勢(shì)基礎(chǔ)上進(jìn)一步發(fā)展

集成式Interlaken IP只是讓賽靈思UltraScale FPGA具有巨大吸引力的其中一個(gè)因素。賽靈思UltraScale FPGA擁有可支持不同線路速度的大量特性豐富的收發(fā)器、高級(jí)高速可編程邏輯以及用于MAC解決方案的集成IP軟核，并能實(shí)現(xiàn)新興標(biāo)準(zhǔn)，任何其它FPGA或ASSP都無(wú)法達(dá)到類似的水平。

UltraScale FPGA中的GTH和GTY收發(fā)器具備許多特性，能使其在各種不同條件下工作。GTH的線路速度從500 Mbps到16.3 Gbps不等，GTY的運(yùn)行速度可達(dá)32.75 Gbps，可確保FPGA能夠支持鏈路合作伙伴所需的任何線路速度(敬請(qǐng)參看YouTube演示和圖2)。這些收發(fā)器的均衡功能(包括連續(xù)時(shí)間線性均衡和決策反饋均衡)，能幫助用戶將板上其它器件的任何元素與光學(xué)器件或背板遠(yuǎn)端的器件相連接。

為了更方便地啟動(dòng)這些高速互聯(lián)，無(wú)論是100G以太網(wǎng)、OTU 4.4還是Interlaken寬接口，所有收發(fā)器均衡特性均為自適應(yīng)性。這就意味著在GTY中CTLE的三個(gè)抽頭和DFE的15個(gè)抽頭之間，收發(fā)器自身就能處理由此形成的數(shù)百萬(wàn)種組合。設(shè)計(jì)人員無(wú)需手動(dòng)調(diào)節(jié)每條鏈路并保持工藝、電壓和溫度變化條件下的鏈路容限。Interlaken可支持無(wú)限寬的接口，因此自適應(yīng)性能夠確保啟動(dòng)工作簡(jiǎn)單而穩(wěn)健。