摘要:根據(jù)CMMB中LDPC碼校驗(yàn)矩陣的結(jié)構(gòu)特點(diǎn),提出了一種部分并行譯碼結(jié)構(gòu)的實(shí)現(xiàn)方法,并在XILINX的VirtexIV的XC4VLX80型FPGA上實(shí)現(xiàn)了這種結(jié)構(gòu)。該設(shè)計(jì)充分利用了LDPC校驗(yàn)矩陣的規(guī)律,采用了一種適當(dāng)?shù)挠布Y(jié)構(gòu)和獨(dú)特
摘 要:低密度奇偶校驗(yàn)碼(LDPC)是目前最有效的差錯(cuò)控制手段之一,而其中準(zhǔn)循環(huán)LDPC 碼(QC-LDPC)應(yīng)用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設(shè)計(jì)方法,并在FPGA 上完成了實(shí)現(xiàn)和測(cè)試。測(cè)試結(jié)果表明,該多
摘 要:低密度奇偶校驗(yàn)碼(LDPC)是目前最有效的差錯(cuò)控制手段之一,而其中準(zhǔn)循環(huán)LDPC 碼(QC-LDPC)應(yīng)用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設(shè)計(jì)方法,并在FPGA 上完成了實(shí)現(xiàn)和測(cè)試。測(cè)試結(jié)果表明,該多