摘 要：低密度奇偶校驗(yàn)碼（LDPC）是目前最有效的差錯(cuò)控制手段之一，而其中準(zhǔn)循環(huán)LDPC 碼（QC-LDPC）應(yīng)用最為廣泛。提出了一種通用的多碼率QC-LDPC 譯碼器設(shè)計(jì)方法，并在FPGA 上完成了實(shí)現(xiàn)和測(cè)試。測(cè)試結(jié)果表明，該多碼率譯碼器在資源占用不超過(guò)2 種碼率譯碼器資源之和的前提下能夠有效支持至少3 種碼率；且工作時(shí)鐘在110 MHZ 時(shí)，固定迭代次數(shù)為16 次，該譯碼器的吞吐率能保持在110 Mb/s 以上。

　　0 引言

　　LDPC 碼最早于1962 年由Gallager提出，可以看成是一個(gè)具有稀疏校驗(yàn)矩陣的線(xiàn)性分組碼。自從Mackay 和Neal發(fā)現(xiàn)LDPC 碼的性能非常接近香農(nóng)限以后，LDPC 碼越來(lái)越受到人們的重視?；跍?zhǔn)循環(huán)LDPC（QC-LDPC）碼結(jié)構(gòu)特點(diǎn)，提出了一種支持多種碼率QC-LDPC 譯碼器的設(shè)計(jì)方法，并設(shè)計(jì)實(shí)現(xiàn)了一個(gè)能夠?qū)崟r(shí)自適應(yīng)支持三個(gè)不同H 陣的通用QC-LDPC 譯碼器。

　　1 QC-LDPC 碼簡(jiǎn)介

　　QC-LDPC 碼的校驗(yàn)矩陣Hqc 是由c × t 個(gè)循環(huán)置換矩陣組成的，其中c，t均為整數(shù)，且c < t 。將QC-LDPC碼的校驗(yàn)矩陣中每一個(gè)置換矩陣替換為相應(yīng)的移位值，這樣得到了一個(gè)新的矩陣，稱(chēng)為基本矩陣?；揪仃嚺cΗ 陣是一一對(duì)應(yīng)的。QC-LDPC 規(guī)則的結(jié)構(gòu)使得其編譯碼在工程上易于實(shí)現(xiàn)，因此許多標(biāo)準(zhǔn)中的LDPC 碼都采用了QC-LDPC 碼。

　　2 譯碼算法簡(jiǎn)介

　　這里設(shè)計(jì)的譯碼器主要采用基于軟判決的偏移值最小和算法。偏移值最小和算法是在和積算法和最小和算法的基礎(chǔ)上改進(jìn)而來(lái)，具有譯碼復(fù)雜度低，性能優(yōu)異等特點(diǎn)。為了能夠較好地描述該算法，先對(duì)一些符號(hào)進(jìn)行定義。

　　L（ci  ）表示輸入譯碼器變量節(jié)點(diǎn)i 的原始軟信息， L（ rji ） 表示由校驗(yàn)節(jié)點(diǎn)j 傳遞給變量節(jié)點(diǎn)i 的信息， L（ q  ij ）表示由變量節(jié)點(diǎn)i 傳遞給校驗(yàn)節(jié)點(diǎn)j 的信息。而αij  ，βi ' j  的意義如式1 所示：

　　具體的算法步驟如下所示：

　　初始化碼字的原始概率信息。

　　第1 步，更新校驗(yàn)節(jié)點(diǎn)的概率信息（CNU，Check NodeUpdate）。

　　第2 步，更新信息節(jié)點(diǎn)的概率信息（VNU, Variable NodeUpdate）。

　　同時(shí)計(jì)算：

　　L Q 進(jìn)行硬判決，若（ ） 0 i L Q > ,判決為0 否則為1。計(jì)算cHT 是否為0，或者已經(jīng)達(dá)到設(shè)定的最大迭代次數(shù)，如果是轉(zhuǎn)第3 步，否則轉(zhuǎn)第1 步。

　　第3 步，輸出判決結(jié)果。

　　通過(guò)仿真，文中確定的譯碼器輸入定點(diǎn)化方案如下：量化位寬為6 bit，其中3 bit 表示整數(shù)位，2 bit 表示小數(shù)位。

　　3 多碼率LDPC 譯碼器設(shè)計(jì)

　　首先考慮下面3 種QC-LDPC 碼字作為參考，碼長(zhǎng)8 064bit，碼率分別為7/8, 3/4, 1/2。其中，不同碼率的最小和譯碼算法所需的最佳偏移值（（3）式中的offset 值）經(jīng)仿真得到，分別為1, 0.7, 0.5。上述QC-LDPC 碼中所用到的碼型膨脹因子是112。

　　文中實(shí)現(xiàn)的LDPC 譯碼器基于部分并行的譯碼結(jié)構(gòu)，對(duì)譯碼器進(jìn)行了輸入輸出雙緩沖處理，支持?jǐn)?shù)據(jù)連續(xù)處理，總體的結(jié)構(gòu)如圖1 所示。

圖 1 譯碼器的總體結(jié)構(gòu)

　　由于要支持三個(gè)不同H 陣的LDPC 碼，所以需要有一個(gè)模式端口，告知譯碼器當(dāng)前數(shù)據(jù)塊是屬于哪個(gè)碼型。輸入模式寄存器控制選擇器選擇不同的H 陣來(lái)配置控制和尋址模塊，使其能選擇需要更新的節(jié)點(diǎn)RAM 和需要更新的校驗(yàn)節(jié)點(diǎn)單元（CNU），變量節(jié)點(diǎn)單元（VNU）的電路套數(shù)。

　　輸入數(shù)據(jù)首先輸入到輸入緩存RAM 組中，輸入緩存RAM 組按照基本矩陣的列數(shù)分成N 塊對(duì)數(shù)據(jù)進(jìn)行緩存，其中N 可配置，文中用到的N 是72。數(shù)據(jù)存滿(mǎn)一幀編碼塊后，就輸入到節(jié)點(diǎn)RAM 組中。節(jié)點(diǎn)RAM 組的作用是對(duì)算法迭代更新時(shí)的中間信息進(jìn)行存儲(chǔ)。由于基本矩陣中有較多的零矩陣，所以實(shí)際生成的節(jié)點(diǎn)RAM個(gè)數(shù)遠(yuǎn)小于M × N 個(gè)。

　　CNU 電路的用途是做校驗(yàn)節(jié)點(diǎn)概率更新，完成式（3）的計(jì)算。實(shí)現(xiàn)結(jié)構(gòu)如圖2（a）所示。VNU 電路的用途是做變量節(jié)點(diǎn)概率更新，同時(shí)計(jì)算硬判決結(jié)果，完成式（4）和式（5）的計(jì)算。

　　具體結(jié)構(gòu)如圖2（b）所示。

圖2 CNU 和VNU 電路的結(jié)構(gòu)

　　輸出緩存RAM 組用來(lái)存儲(chǔ)和輸出譯碼結(jié)果，同樣也采取了乒乓操作，支持?jǐn)?shù)據(jù)塊連續(xù)的輸入輸出。控制和尋址模塊是譯碼器的核心模塊，它為譯碼器提供各種控制信號(hào)和讀寫(xiě)RAM 的尋址信號(hào)。尋址模塊分為CNU 地址產(chǎn)生模塊和VNU 地址產(chǎn)生模塊兩部分，CNU 地址產(chǎn)生模塊的起始地址都是其偏移值；而VNU 地址產(chǎn)生的地址則都是從0 到Z。

　　由于采用了輸入輸出雙緩沖，所以譯碼器中最多可以存在三塊數(shù)據(jù)塊，同時(shí)這三塊數(shù)據(jù)塊可以是不同碼率的數(shù)據(jù)塊，這就實(shí)現(xiàn)了對(duì)連續(xù)輸入的不同碼率數(shù)據(jù)塊自適應(yīng)譯碼的功能。

　　4 FPGA 實(shí)現(xiàn)以及性能測(cè)試：

　　根據(jù)以上設(shè)計(jì)方案，選用Verilog HDL 進(jìn)行設(shè)計(jì)，同時(shí)采用了Modelsim 6.1b 進(jìn)行了仿真驗(yàn)證，最后在STratix IIEP2S180F1020I4 芯片上進(jìn)行了測(cè)試。具體見(jiàn)表1 所示。

表1 資源占用情況

　　表1 中同時(shí)也列出了一個(gè)單碼率譯碼器的資源占用（7/8碼率）?？梢钥闯?，該多碼率譯碼器在資源占用不超過(guò)2 種碼率譯碼器資源之和的前提下能夠有效支持3 種碼率。

　　同時(shí)，還針對(duì)每種碼率都測(cè)試了其吞吐率和運(yùn)行的最高時(shí)鐘，其中三種碼率（1/2,3/4,7/8）工作最高時(shí)鐘均為110 MHz，最高吞吐率分別為110 Mb/s、165 Mb/s 和192.5 Mb/s。從該測(cè)試結(jié)果可以看出，該多碼率譯碼器吞吐率也在110 Mb/s以上，說(shuō)明其在滿(mǎn)足自適應(yīng)多碼率應(yīng)用需求的同時(shí)，仍然保持了很高的譯碼吞吐率。

　　5 結(jié)語(yǔ)

　　針對(duì)QC-LDPC 碼特點(diǎn)，提出了一種多碼率QC-LDPC譯碼器實(shí)現(xiàn)方法，并用FPGA實(shí)現(xiàn)了此通用的多碼率譯碼器，可支持至少三種不同碼型的QC-LDPC 碼。此多碼率QC-LDPC 譯碼器的輸入輸出參數(shù)可以根據(jù)所需支持的碼型靈活配置，最終實(shí)現(xiàn)的譯碼吞吐率對(duì)任何碼率都可超過(guò)110 Mb/s，兼顧了多碼率譯碼器所需的靈活性和高吞吐量。