PCIE
-
利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力
SRIO 正出現(xiàn)在大量新應(yīng)用中，主要以有線和無(wú)線應(yīng)用中的 DSP 為中心。在 Xilinx 器件中實(shí)現(xiàn) SRIO 架構(gòu)的主要優(yōu)勢(shì)包括：整個(gè) SRIO 端點(diǎn)解決方案的可用性;靈活性和可擴(kuò)展性，便于使用同樣的硬件和軟件架構(gòu)制成不同級(jí)別的產(chǎn)品;通過(guò)新 GTP 收發(fā)器和 65 nm 技術(shù)實(shí)現(xiàn)了低功耗;通過(guò) CORE Generator 軟件 GUI 工具輕松進(jìn)行配置;與業(yè)界領(lǐng)先的供應(yīng)商間的硬件協(xié)同工作能力經(jīng)過(guò)了驗(yàn)證，支持其器件上的 SRIO 連接; 通過(guò)使用 PCIe 和 TEMAC 等集成 I/O 模塊，實(shí)現(xiàn)了
-
解決復(fù)雜的PCIe鏈接的技巧
解決復(fù)雜的PCIe鏈接的技巧
-
用于帶有PCIe的嵌入式系統(tǒng)的散/聚式DMA
利用像散/聚DMA控制器這類先進(jìn)的載荷存儲(chǔ)數(shù)據(jù)引擎控制器，F(xiàn)PGA系統(tǒng)設(shè)計(jì)師能夠改進(jìn)與基于PCIe的系統(tǒng)設(shè)計(jì)相關(guān)的軟硬件中普遍存在的吞吐率和延遲方面的缺陷。
-
采用橋接方案還是純PCIe方案
隨著采用純PCI Express(PCIe)系統(tǒng)的逐漸普及，許多常用端點(diǎn)解決方案正在針對(duì)PCIe連接進(jìn)行重新設(shè)計(jì)。 這些解決方案包括網(wǎng)絡(luò)接口卡(NIC)、存儲(chǔ)主機(jī)總線適配器(HBA)、圖形卡、并口卡以及以前采用PCI和/或PCI-X接
-
力科在DesignCon 2010上首家發(fā)布PCIe 3.0綜合測(cè)試解決方案
第一個(gè)支持PCIe 3.0的高性能通訊發(fā)生器和練習(xí)器 Summit Z3-16 Exerciser 同步2臺(tái)WaveMaster 8 Zi 在4通道上同時(shí)提供30GHz帶寬的Zi-8CH-SYNCH同步器 第一個(gè)針對(duì)PCIe集成了示波器和協(xié)議分析儀的ProtoSync PE 第一個(gè)
-
Mid-bus探頭(力科)
力科公司推出了全新的協(xié)議分析儀Summit T3-16上用的mid-bus探頭，支持PCIE 3.0規(guī)范（8GT/s 數(shù)據(jù)速率）。Mid-bus探頭可以連接到采用Intel mid-bus探頭引腳規(guī)范的系統(tǒng)。系統(tǒng)開(kāi)發(fā)者可以使用Mid-bus探頭來(lái)探測(cè)嵌入式總線
-
高速串行推動(dòng)保障性技術(shù)創(chuàng)新和市場(chǎng)發(fā)展
隨著USB和HDMI等等高速串行接口技術(shù)和產(chǎn)品開(kāi)始向5G等超高傳輸速度方向發(fā)展，與之相配套的相關(guān)技術(shù)的重要性也日趨突出，并也帶來(lái)了芯片等行業(yè)新的市場(chǎng)機(jī)會(huì)。如高速串行傳輸與“傳統(tǒng)”并行架構(gòu)之間的橋接和轉(zhuǎn)換、如何使
-
高速串行連接火爆 推動(dòng)保障性技術(shù)創(chuàng)新和市場(chǎng)發(fā)展
隨著USB和HDMI等等高速串行接口技術(shù)和產(chǎn)品開(kāi)始向5G等超高傳輸速度方向發(fā)展，與之相配套的相關(guān)技術(shù)的重要性也日趨突出，并也帶來(lái)了芯片等行業(yè)新的市場(chǎng)機(jī)會(huì)。如高速串行傳輸與“傳統(tǒng)”并行架構(gòu)之間的橋接和轉(zhuǎn)換、如何使
-
高速串行連接火爆 推動(dòng)保障性技術(shù)創(chuàng)新和市場(chǎng)發(fā)展
隨著USB和HDMI等等高速串行接口技術(shù)和產(chǎn)品開(kāi)始向5G等超高傳輸速度方向發(fā)展，與之相配套的相關(guān)技術(shù)的重要性也日趨突出，并也帶來(lái)了芯片等行業(yè)新的市場(chǎng)機(jī)會(huì)。如高速串行傳輸與“傳統(tǒng)”并行架構(gòu)之間的橋接和轉(zhuǎn)
-
LSI發(fā)布首款面向PCIe 3.0服務(wù)器平臺(tái)的雙核ROC
國(guó)際電子商情訊 LSI公司日前宣布向OEM客戶提供LSISAS2208雙核6Gb/s SAS片上RAID (RoC) IC樣片。高性能LSI SAS RoC旨在支持PCI-SIG目前正在開(kāi)發(fā)且即將推出的PCI Express 3.0規(guī)范，并提供多種不同I/O性能級(jí)別，以滿足
-
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本
引言在全球競(jìng)爭(zhēng)和經(jīng)濟(jì)因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤(rùn)和銷售在不斷下滑，工程設(shè)計(jì)團(tuán)隊(duì)在向市場(chǎng)推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開(kāi)發(fā)全新的產(chǎn)品，或者采
-
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本
引言在全球競(jìng)爭(zhēng)和經(jīng)濟(jì)因素環(huán)境下，當(dāng)今高技術(shù)產(chǎn)品利潤(rùn)和銷售在不斷下滑，工程設(shè)計(jì)團(tuán)隊(duì)在向市場(chǎng)推出低成本產(chǎn)品方面承受了很大的壓力。新產(chǎn)品研發(fā)面臨兩種不同的系統(tǒng)挑戰(zhàn)：利用最新的技術(shù)和功能開(kāi)發(fā)全新的產(chǎn)品，或者采
-
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本
采用業(yè)界成本最低、功耗最低的FPGA降低系統(tǒng)總成本
-
PCIE 3.0協(xié)議分析儀（力科）
力科發(fā)布了第一個(gè)支持PCIe 3.0規(guī)范的PCIE協(xié)議分析儀，遵循PCI-SIG的初步版本0.5，支持高達(dá)8GT/s的數(shù)據(jù)速率。新的Summit T3-16是力科第5代瞄準(zhǔn)高速PCIE I/O-based應(yīng)用的協(xié)議分析儀。Summit T3-16捕獲、解碼和分析每條
-
PCI Express 3.0首款驗(yàn)證解決方案(Cadence)
Cadence宣布其已經(jīng)開(kāi)發(fā)了基于開(kāi)放驗(yàn)證方法學(xué)（OVM）的驗(yàn)證IP（VIP）幫助開(kāi)發(fā)者應(yīng)用最新的PCI Express Base Specification 3.0 (PCIe 3.0)互連協(xié)議，PCI-SIG內(nèi)部目前正在開(kāi)發(fā)一個(gè)初步的0.5修訂版。全新Cadence Incisi
-
高速PCIe數(shù)字化儀（安捷倫）
安捷倫科技宣布推出新的PCI Express® (PCIe) 高速數(shù)據(jù)采集卡并配有FPGA用于實(shí)時(shí)數(shù)據(jù)處理。這一新平臺(tái)在繼續(xù)保持高精度和高性價(jià)比的同時(shí)，為 OEM 廠商和眾多測(cè)試和測(cè)量工程師提供更高的采樣率、更大的測(cè)量吞吐率和
-
高速PCIe數(shù)字化儀（安捷倫）
高速PCIe數(shù)字化儀（安捷倫）
