VHDL

關(guān)注人關(guān)注

我要報錯

基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VH DL 實現(xiàn)對微型打印機的時序控

電子設(shè)計自動化
2011-03-14

FPGA 微型打印機 VHDL BSP
基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Alt era 公司的FPGA 芯片EP3C25Q240C8N 設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VH DL 實現(xiàn)對微型打印機的時序控

數(shù)字電源
2011-03-12

FPGA 微型打印機 VHDL BSP
基于FPGA與VHDL的微型打印機的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VHDL實現(xiàn)對微型打印機的時序控制，并通

電子設(shè)計自動化
2011-03-08

FPGA 微型打印機 VHDL BSP
基于FPGA與VHDL的微型打印機的驅(qū)動設(shè)計

摘要：為了取代傳統(tǒng)利用單片機驅(qū)動微型打印機，使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計驅(qū)動打印機的硬件控制電路，并正確控制微型打印機的工作時序。軟件使用硬件描述語言VHDL實現(xiàn)對微型打印機的時序控制，并通

數(shù)字電源
2011-03-05

FPGA 微型打印機 VHDL BSP
基于VHDL和FPGA的非對稱同步FIFO設(shè)計實現(xiàn)

基于VHDL和FPGA的非對稱同步FIFO設(shè)計實現(xiàn)

嵌入式教程
2011-01-16

ADDR 同步FIFO FPGA VHDL
基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計

摘要：在數(shù)字通信系統(tǒng)中，數(shù)字調(diào)制與解調(diào)技術(shù)占有非常重要的地位。文中介紹了FSK調(diào)制解調(diào)的基本原理，用VHDL語言實現(xiàn)了2FSK調(diào)制解調(diào)器的設(shè)計，整個系統(tǒng)設(shè)計在MAX+plusII開發(fā)平臺上進行編譯仿真，最后在EPM7032LC44-1

通信技術(shù)
2011-01-11

調(diào)制解調(diào)器 FSK調(diào)制解調(diào) VHDL BSP
Verilog HDL與VHDL及FPGA的比較分析

　Verilog HDL　　優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。　　缺點：很多錯誤在編譯的時候不能被發(fā)現(xiàn)?！　HDL　　優(yōu)點：語法嚴謹，層次結(jié)構(gòu)清晰?！　∪秉c：熟悉時間長，不夠靈

數(shù)字電源
2011-01-11

布線 VERILOG FPGA VHDL
Verilog HDL與VHDL及FPGA的比較分析

Verilog HDL與VHDL及FPGA的比較分析

嵌入式教程
2011-01-11

布線 VERILOG FPGA VHDL
自動售貨機控制模塊 VHDL 程序設(shè)計及 FPGA 實現(xiàn)

本文采用VHDL作為工具描述了自動售貨機控制模塊的邏輯控制電路，并在FPGA上實現(xiàn)。該自動售貨機能夠根據(jù)投入硬幣額度，按預(yù)定的要求在投入硬幣大于規(guī)定值時送出飲料并找零。

工業(yè)控制
2011-01-02

控制模塊自動售貨機 FPGA VHDL
基于VHDL的矩陣鍵盤及顯示電路設(shè)計

為了有效防止機械式鍵盤按鍵抖動帶來的數(shù)據(jù)錯誤，這里在QuartusⅡ開發(fā)環(huán)境下，采用VHDL語言設(shè)計了一種能夠?qū)C械式4×4矩陣鍵盤的按鍵值依次顯示到8個7段數(shù)碼管上的矩陣鍵盤及顯示電路。仿真結(jié)果表明，所設(shè)計的矩陣鍵盤及顯示電路成功地實現(xiàn)了按鍵防抖和按鍵數(shù)據(jù)的準確顯示。以ACEXlK系列EPlK30QC208芯片為硬件環(huán)境，驗證了各項設(shè)計功能的正確性。

數(shù)字電源
2010-10-12

電路設(shè)計矩陣鍵盤顯示電路 VHDL
基于VHDL和FPGA的多種分頻的實現(xiàn)方法

基于VHDL和FPGA的多種分頻的實現(xiàn)方法

嵌入式教程
2010-10-07

計數(shù)器分頻器 FPGA VHDL
基于VHDL的16路可調(diào)速彩燈控制器設(shè)計

彩燈作為一種常見的裝飾，在生活中應(yīng)用廣泛。為了使彩燈變得更加絢麗多彩，這里在QuartusⅡ開發(fā)環(huán)境下，用VIIDL語言設(shè)計了一種可用于控制16路彩燈，具有4種彩燈變換模式，且變換速度可調(diào)的彩燈控制器。仿真結(jié)果表明，所設(shè)計的彩燈控制器成功地實現(xiàn)了4種變換模式的循環(huán)和各種變換速度的調(diào)節(jié)。最后，以ACEXlK系列EPlK30QC208芯片為硬件環(huán)境，驗證了各項設(shè)計功能的正確性。

工業(yè)控制
2010-10-05

調(diào)速彩燈控制器控制器設(shè)計 VHDL
基于VHDL的16路可調(diào)速彩燈控制器設(shè)計

彩燈作為一種常見的裝飾，在生活中應(yīng)用廣泛。為了使彩燈變得更加絢麗多彩，這里在QuartusⅡ開發(fā)環(huán)境下，用VIIDL語言設(shè)計了一種可用于控制16路彩燈，具有4種彩燈變換模式，且變換速度可調(diào)的彩燈控制器。仿真結(jié)果表明，所設(shè)計的彩燈控制器成功地實現(xiàn)了4種變換模式的循環(huán)和各種變換速度的調(diào)節(jié)。最后，以ACEXlK系列EPlK30QC208芯片為硬件環(huán)境，驗證了各項設(shè)計功能的正確性。

數(shù)字電源
2010-10-02

調(diào)速彩燈控制器控制器設(shè)計 VHDL
基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真

嵌入式教程
2010-09-05

仿真復(fù)用器 FPGA VHDL
基于VHDL的線性分組碼編譯碼器設(shè)計

數(shù)字信號在傳輸過程中受到干擾的影響，降低了其傳輸?shù)目煽啃?，線性分組碼作為一種常用的信道編碼，在通信傳輸系統(tǒng)中應(yīng)用廣泛。在對線性分組碼的編譯碼規(guī)則研究基礎(chǔ)上，討論了生成矩陣、監(jiān)督矩陣與錯誤圖樣集之間的關(guān)系，在Max+PlusⅡ開發(fā)環(huán)境中，用VHDL語言設(shè)計線性分組碼編譯碼器，對其各項設(shè)計功能進行了仿真和驗證。結(jié)果表明，該設(shè)計正確，其功能符合線性分組碼編譯碼器的要求。

電子設(shè)計自動化
2010-07-13

線性編譯碼器 VHDL BSP
采用EP1C6Q240C8和VHDL的定時器的設(shè)計

本設(shè)計采用可編程芯片和VHDL語言進行軟硬件設(shè)計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設(shè)計采用逐位設(shè)定預(yù)置時間，其最長時間設(shè)定可長達99小

電子設(shè)計自動化
2010-07-06

定時器 EP1C6Q240 VHDL BSP
采用EP1C6Q240C8和VHDL的定時器的設(shè)計

本設(shè)計采用可編程芯片和VHDL語言進行軟硬件設(shè)計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設(shè)計采用逐位設(shè)定預(yù)置時間，其最長時間設(shè)定可長達99小

數(shù)字電源
2010-07-04

定時器 EP1C6Q240 VHDL BSP
在FPGA設(shè)計中使用Precision RTL 綜合實例

在FPGA設(shè)計中使用Precision RTL 綜合實例

嵌入式教程
2010-06-21

FPGA設(shè)計 RTL PRECISION VHDL
基于VHDL的99小時定時器設(shè)計及實現(xiàn)

傳統(tǒng)的定時器硬件連接比較復(fù)雜，可靠性差，而且計時時間短，難以滿足需要。本設(shè)計采用可編程芯片和VHDL語言進行軟硬件設(shè)計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設(shè)計采用逐位設(shè)定預(yù)置時間，其最長時間設(shè)定可長達99小時59分59秒。完全可以滿足用戶的需要，使用也更為方便。

模擬
2010-06-13

定時器控制 VHDL BSP
基于VHDL的99小時定時器設(shè)計及實現(xiàn)

傳統(tǒng)的定時器硬件連接比較復(fù)雜，可靠性差，而且計時時間短，難以滿足需要。本設(shè)計采用可編程芯片和VHDL語言進行軟硬件設(shè)計，不但可使硬件大為簡化，而且穩(wěn)定性也有明顯提高。由于可編程芯片的頻率精度可達到50 MHz，因而計時精度很高。本設(shè)計采用逐位設(shè)定預(yù)置時間，其最長時間設(shè)定可長達99小時59分59秒。完全可以滿足用戶的需要，使用也更為方便。

數(shù)字電源
2010-06-11

定時器控制 VHDL BSP

首頁上一頁 1 2 3 4 5 6 7 8 9 10 下一頁尾頁

www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

VHDL

基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計

基于FPGA 與VHDL 的微型打印機的驅(qū)動設(shè)計

基于FPGA與VHDL的微型打印機的驅(qū)動設(shè)計

基于FPGA與VHDL的微型打印機的驅(qū)動設(shè)計

基于VHDL和FPGA的非對稱同步FIFO設(shè)計實現(xiàn)

基于VHDL的2FSK調(diào)制解調(diào)器設(shè)計

Verilog HDL與VHDL及FPGA的比較分析

Verilog HDL與VHDL及FPGA的比較分析

自動售貨機控制模塊 VHDL 程序設(shè)計及 FPGA 實現(xiàn)

基于VHDL的矩陣鍵盤及顯示電路設(shè)計

基于VHDL和FPGA的多種分頻的實現(xiàn)方法

基于VHDL的16路可調(diào)速彩燈控制器設(shè)計

基于VHDL的16路可調(diào)速彩燈控制器設(shè)計

基于VHDL和發(fā)接復(fù)用器的SDH系統(tǒng)設(shè)計及FPGA仿真

基于VHDL的線性分組碼編譯碼器設(shè)計

采用EP1C6Q240C8和VHDL的定時器的設(shè)計

采用EP1C6Q240C8和VHDL的定時器的設(shè)計

在FPGA設(shè)計中使用Precision RTL 綜合實例

基于VHDL的99小時定時器設(shè)計及實現(xiàn)

基于VHDL的99小時定時器設(shè)計及實現(xiàn)

相關(guān)標簽

關(guān)注此標簽的用戶(人)

熱門活動

課程視頻