LDO低壓差線性穩(wěn)壓器的設(shè)計原理
低紋波LDO線性穩(wěn)壓器設(shè)計,反饋環(huán)路補償與輸出電容ESR的優(yōu)化匹配
低壓 LDO 低功耗低壓差中輸出電流 CMOS 穩(wěn)壓器:原理、設(shè)計與應(yīng)用
LDO與Buck轉(zhuǎn)換器效率對比:低壓差場景下的最優(yōu)選擇策略
可調(diào)節(jié)輸出低壓差穩(wěn)壓器的降噪網(wǎng)絡(luò)
什么是低壓差線性穩(wěn)壓器
盤點LDO和DC-DC的不同
納米級工藝的模擬電源挑戰(zhàn):LDO與開關(guān)穩(wěn)壓器的混合架構(gòu)
解析LDO和DC-DC的區(qū)別
LDO 穩(wěn)壓芯片:一個容易被忽視的重要器件
FPGA或CPLD來開發(fā)一個信號轉(zhuǎn)換模塊
預(yù)算:¥10000基于FPGA的多通道數(shù)據(jù)采集系統(tǒng)
預(yù)算:¥50000