[導(dǎo)讀]?前?言?本文主要介紹i.MX8MMini基于FlexSPI、PCIe與FPGA的高速通信案例。本文檔適用開(kāi)發(fā)環(huán)境:Windows開(kāi)發(fā)環(huán)境:Windows764bit、Windows1064bit虛擬機(jī):VMware15.1.0Linux開(kāi)發(fā)環(huán)境:Ubuntu18.04.464b...
前 言
本文主要介紹i.MX 8M Mini基于FlexSPI、PCIe與FPGA的高速通信案例。
本文檔適用開(kāi)發(fā)環(huán)境:
Windows開(kāi)發(fā)環(huán)境:Windows 7 64bit、Windows 10 64bit
虛擬機(jī):VMware15.1.0
Linux開(kāi)發(fā)環(huán)境:Ubuntu18.04.4 64bit
U-Boot:U-Boot-2020.04
Kernel:Linux-5.4.70
Linux SDK:5.4.70_2.3.0
*測(cè)試硬件平臺(tái):TLIMX8-EVM評(píng)估板(NXP i.MX 8M Mini)
點(diǎn)擊圖片/圖注即可查看產(chǎn)品詳細(xì)介紹↓↓↓
圖 1 TLIMX8-EVM評(píng)估板
案例一:主要演示ARM Cortex-A53通過(guò)FlexSPI接口讀取FPGA(Spartan-6采集卡TL-HSAD-LX)發(fā)送的模擬數(shù)據(jù),并進(jìn)行校驗(yàn),通過(guò)串口打印相關(guān)信息。實(shí)測(cè)速率為114.89MB/s。
案例二:主要演示ARM Cortex-A53通過(guò)PCIe接口與FPGA進(jìn)行通信,實(shí)現(xiàn)對(duì)CameraLink相機(jī)圖像的采集、編碼和顯示。實(shí)測(cè)傳輸幀率為60fps。
案例詳細(xì)說(shuō)明、源碼請(qǐng)掃描下方二維碼或點(diǎn)擊下載鏈接:
http://site.tronlong.com/pfdownload
1 flexspi_read案例
1.1 案例說(shuō)明
本案例主要演示ARM Cortex-A53通過(guò)FlexSPI接口讀取FPGA(Spartan-6采集卡TL-HSAD-LX)發(fā)送的模擬數(shù)據(jù),并進(jìn)行校驗(yàn),通過(guò)串口打印相關(guān)信息。
(1) 驅(qū)動(dòng)默認(rèn)配置FlexSPI為DDR模式(雙邊沿),配置FlexSPI的時(shí)鐘源為400MHz,分頻系數(shù)pre_divider和post_divider分別為2和5,此時(shí)FlexSPI的ROOT CLK時(shí)鐘為400MHz/2/5 = 40MHz,DDR模式的傳輸時(shí)鐘SCLK= ROOT SCLK/2 = 20MHz,數(shù)據(jù)位寬為8bit,即理論傳輸速率為40MB/s,實(shí)測(cè)速率為37.56MB/s。
(2) 驅(qū)動(dòng)如配置FlexSPI為DDR模式(雙邊沿),配置FlexSPI的時(shí)鐘源為400MHz,分頻系數(shù)pre_divider和post_divider分別為1和3,此時(shí)FlexSPI的ROOT SCLK時(shí)鐘為400MHz/1/3 = 133MHz,DDR模式的傳輸時(shí)鐘SCLK = ROOT SCLK/2 = 66.5MHz,數(shù)據(jù)位寬為8bit,即理論傳輸速率為133MB/s,實(shí)測(cè)速率為114.89MB/s。
FPGA端:發(fā)送從0x00遞增至0xFF的數(shù)據(jù)。
ARM端:讀取數(shù)據(jù)并進(jìn)行校驗(yàn),打印誤碼率、讀取速率和讀取到的數(shù)據(jù)。
程序流程圖如下:
圖 2
1.2 案例測(cè)試
圖 3
請(qǐng)按照上圖進(jìn)行硬件連接,并將案例bin目錄下的可執(zhí)行文件flexspi_read、“driver\bin\”目錄下驅(qū)動(dòng)文件flexspi_imx8.ko、“dts\image\”目錄下的設(shè)備樹(shù)文件tlimx8-evm-flexspi.dtb拷貝至評(píng)估板文件系統(tǒng)。采集卡TL-HSAD-LX加載或固化“data_to_flexspi\bin\”目錄下的.bit或.mcs文件。在評(píng)估板文件系統(tǒng)flexspi_read文件所在路徑下,執(zhí)行如下命令查詢程序參數(shù)說(shuō)明。
Target# ls
Target# ./flexspi_read -h
圖 4
執(zhí)行如下命令將默認(rèn)使用的設(shè)備樹(shù)tlimx8-evm.dtb進(jìn)行備份,然后把tlimx8-evm-flexspi.dtb拷貝至“/run/media/mmcblk1p1/”目錄并重命名為tlimx8-evm.dtb。
Target# cp /run/media/mmcblk1p1/tlimx8-evm.dtb linux-tlimx8-evm.dtb//備份默認(rèn)的tlimx8-evm.dtb,新文件名為linux-tlimx8-evm.dtb
Target# cp tlimx8-evm-flexspi.dtb /run/media/mmcblk1p1/tlimx8-evm.dtb
備注:更換設(shè)備樹(shù)后,需重啟評(píng)估板方可使設(shè)備樹(shù)生效。
圖 5
1.2.1 功能測(cè)試
執(zhí)行如下命令加載FlexSPI驅(qū)動(dòng)。
Target# insmod flexspi_imx8.ko
圖 6
執(zhí)行如下命令進(jìn)行測(cè)試。
Target# ./flexspi_read -a 0x08000000 -s 4096
圖 7
本次測(cè)試速率為37.56MB/s,誤碼率為0,與理論速率40MB/s接近。
備注:受限于測(cè)試板卡的硬件連接形式的影響,37.56MB/s是零誤碼率時(shí)的最高實(shí)測(cè)速率。
若讀取小于或等于2048Byte的數(shù)據(jù)時(shí),每次讀完需清空FlexSPI的RX Buffer,否則下次讀取的數(shù)據(jù)是緩存在Buffer中的舊數(shù)據(jù)。
Target# devmem2 0x30bb0000 w 0xFFFF7031
圖 8
1.2.2 性能測(cè)試
執(zhí)行如下命令卸載flexspi驅(qū)動(dòng),并重新加載驅(qū)動(dòng)。同時(shí)采集卡TL-HSAD-LX重新加載或固化FPGA程序。
Target# rmmod flexspi_imx8
Target# insmod flexspi_imx8.ko pre_divider=1 post_divider=3
備注:pre_divider和post_divider為分頻系數(shù),詳細(xì)說(shuō)明請(qǐng)查閱驅(qū)動(dòng)說(shuō)明章節(jié)。
圖 9
執(zhí)行如下命令進(jìn)行測(cè)試。
Target# ./flexspi_read -a 0x08000000 -s 4096
圖 10
可以看到本次測(cè)試速率為114.89MB/s,與理論速率133MB/s接近。
備注:受限于測(cè)試板卡的硬件連接形式的影響,此速率下的誤碼率為99.8%。
1.3 案例關(guān)鍵代碼
(1) main函數(shù)
圖 11
(2) 地址映射。
圖 12
(3) 讀取數(shù)據(jù)。
圖 13
(4) 校驗(yàn)數(shù)據(jù)。
圖 14
(5) 打印數(shù)據(jù)。
圖 15
1.4 FPGA工程關(guān)鍵代碼
(1) 端口IO定義
flexspi_sclk和flexspi_ss0_n為輸入信號(hào),flexspi_data和flexspi_data為輸出信號(hào)。
圖 16
(2) 時(shí)鐘輸入信號(hào)flexspi_sclk設(shè)置為2倍頻
圖 17
(3) 數(shù)據(jù)發(fā)送
圖 18
圖 19
2 gst_pcie_enc案例
2.1 案例說(shuō)明
本案例主要演示ARM Cortex-A53通過(guò)PCIe接口與FPGA進(jìn)行通信,實(shí)現(xiàn)對(duì)CameraLink相機(jī)圖像的采集、編碼和顯示。其中ARM端獲取到的原始圖像通過(guò)dma-buf機(jī)制,在采集、硬件編碼和顯示輸出等功能中進(jìn)行共享,可實(shí)現(xiàn)高效的圖像數(shù)據(jù)“零拷貝”的錄播方案。
FPGA端:
(1) 采集CameraLink相機(jī)圖像;
(2) 通過(guò)XDMA IP實(shí)現(xiàn)為PCIe EP設(shè)備,RC端可通過(guò)PCIe接口訪問(wèn)FPGA端DDR以及對(duì)VDMA IP的寄存器進(jìn)行配置。
ARM端:
(1) 作為PCIe RC設(shè)備,配置VDMA IP將圖像存儲(chǔ)到FPGA DDR指定位置、將圖像從FPGA DDR通過(guò)XDMA搬運(yùn)到ARM端DDR;
(2) 調(diào)用協(xié)處理器VPU進(jìn)行H264硬件編碼,并將編碼后的數(shù)據(jù)存儲(chǔ)到文件;
(3) 編碼的同時(shí),通過(guò)HDMI顯示實(shí)時(shí)圖像。
程序工作流程框圖如下所示:
圖 20
2.2 案例測(cè)試
請(qǐng)參考下圖,將創(chuàng)龍科技的TLCamerLinkF模塊連接至TLK7-EVM評(píng)估板的FMC2接口,TLK7-EVM評(píng)估板J1跳線帽選擇1.8V檔位,以配置FMC IO的BANK電壓為1.8V。將CameraLink相機(jī)的CL0通過(guò)數(shù)據(jù)線連接至TLCameraLinkF模塊的CameraLink1接口。再將TLK7-EVM評(píng)估板的PCIe插到TLIMX8-EVM評(píng)估板的PCIe插槽上,使用HDMI線纜連接TLIMX8-EVM評(píng)估板的HDMI OUT接口至HDMI顯示屏。
圖 21
將該案例bin目錄下的驅(qū)動(dòng)文件xdma-video.ko拷貝至TLIMX8-EVM評(píng)估板文件系統(tǒng)中,并將案例bin目錄下的.bit或.bin文件加載或固化到TLK7-EVM評(píng)估板。
評(píng)估板上電,可執(zhí)行l(wèi)spci命令檢查PCIe連接是否正常。如不能獲取到如下信息,請(qǐng)檢查硬件連接和FPGA端是否正常運(yùn)行。
Target# lspci
圖 22
Target# insmod xdma-video.ko debug=1
備注:“debug=1”表示打印幀率信息,可根據(jù)實(shí)際需求選擇是否配置。若需修改分辨率和幀率,可執(zhí)行命令“insmod xdma-video.ko width=1280 height=1024 fps=60”,具體的分辨率和幀率大小,請(qǐng)以相機(jī)實(shí)際可支持范圍為準(zhǔn),分辨率參數(shù)需和相機(jī)分辨率參數(shù)匹配,幀率參數(shù)僅作用于軟件上相機(jī)參數(shù),不影響實(shí)際的相機(jī)幀率。
圖 23
執(zhí)行如下命令進(jìn)行圖像的采集、編碼和顯示,編碼后的test.264文件將保存在當(dāng)前目錄下。
Target# gst-launch-1.0 -v -e v4l2src device=/dev/video1 ! "video/x-raw, format=(string)NV12, width=(int)1280, height=(int)1024" ! tee name=t ! queue ! vpuenc_h264 ! h264parse ! filesink location=test.264 t. ! queue ! waylandsink
其中"/dev/video1"為設(shè)備節(jié)點(diǎn),請(qǐng)以實(shí)際節(jié)點(diǎn)為準(zhǔn),1280和1024為圖像的寬和高。
圖 24
執(zhí)行成功后可觀察到如下輸出,串口不停打印幀率,并在HDMI顯示器上觀看到實(shí)時(shí)圖像。
備注:幀率顯示為61fps,是由于CameraLink相機(jī)輸出的并不是標(biāo)準(zhǔn)的60fps圖像。
圖 25
圖 26
按下“Ctrl C”停止錄制后,將在當(dāng)前目錄生成test.264文件,并可觀察到實(shí)際幀率為59.954fps。
圖 27
執(zhí)行如下命令播放編碼后的視頻,HDMI顯示器顯示對(duì)應(yīng)圖像。
Target# gst-play-1.0 test.264
圖 28
圖 29
播放結(jié)束后,將打印視頻時(shí)長(zhǎng)、幀率信息。
圖 30
備注:由于碼流文件中不包含播放幀率信息,因此在執(zhí)行“gst-play-1.0 test.264”時(shí)未能按60fps進(jìn)行播放。從串口打印信息可知,實(shí)際是以30fps進(jìn)行播放,并且播放時(shí)長(zhǎng)為錄制時(shí)長(zhǎng)的兩倍。在錄制時(shí),將H264碼流封裝成MP4格式可解決此問(wèn)題,因?yàn)榉庋b成MP4格式時(shí),播放幀率信息將被記錄在MP4文件中。
執(zhí)行如下命令,可將H264碼流保存成MP4文件。
Target# gst-launch-1.0 -v -e v4l2src device=/dev/video1 ! "video/x-raw, format=(string)NV12, width=(int)1280, height=(int)1024" ! tee name=t ! queue ! vpuenc_h264 ! h264parse ! qtmux ! filesink location=test.mp4 t. ! queue ! waylandsink
圖 31
圖 32
注意:H264碼流保存成MP4文件,程序可正常工作,錄制的視頻文件播放幀率正常,但系統(tǒng)會(huì)出現(xiàn)概率性的丟幀。為了避免這種情況,在實(shí)際的應(yīng)用編程中,建議將MP4的保存功能另外建立一個(gè)pipeline進(jìn)行,或改用其它開(kāi)源MP4庫(kù)進(jìn)行開(kāi)發(fā)。
欲知詳情,請(qǐng)下載word文檔
下載文檔
本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
在數(shù)字化浪潮席卷全球的今天,F(xiàn)PGA技術(shù)正成為驅(qū)動(dòng)創(chuàng)新的核心引擎。2025年8月21日,深圳將迎來(lái)一場(chǎng)聚焦FPGA技術(shù)與產(chǎn)業(yè)應(yīng)用的盛會(huì)——2025安路科技FPGA技術(shù)沙龍。本次沙龍以“定制未來(lái) 共建生態(tài)”為主題,匯聚行業(yè)...
關(guān)鍵字:
FPGA
核心板
開(kāi)發(fā)板
在現(xiàn)代電子系統(tǒng)中,現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)憑借其開(kāi)發(fā)時(shí)間短、成本效益高以及靈活的現(xiàn)場(chǎng)重配置與升級(jí)等諸多優(yōu)點(diǎn),被廣泛應(yīng)用于各種產(chǎn)品領(lǐng)域。從通信設(shè)備到工業(yè)控制,從汽車(chē)電子到航空航天,F(xiàn)PGA 的身影無(wú)處不在。為了充分發(fā)揮...
關(guān)鍵字:
可編程門(mén)陣列
FPGA
數(shù)字電源
2025年8月4日 – 提供超豐富半導(dǎo)體和電子元器件?的業(yè)界知名新品引入 (NPI) 代理商貿(mào)澤電子 (Mouser Electronics) 即日起開(kāi)售Altera?的Agilex? 3 FPGA C系列開(kāi)發(fā)套件。此開(kāi)...
關(guān)鍵字:
FPGA
邊緣計(jì)算
嵌入式應(yīng)用
內(nèi)窺鏡泛指經(jīng)自然腔道或人工孔道進(jìn)入體內(nèi),并對(duì)體內(nèi)器官或結(jié)構(gòu)進(jìn)行直接觀察和對(duì)疾病進(jìn)行診斷的醫(yī)療設(shè)備,一般由光學(xué)鏡頭、冷光源、光導(dǎo)纖維、圖像傳感器以及機(jī)械裝置等構(gòu)成。文章介紹了一款基于兩片圖像傳感器和FPGA組成的微型3D內(nèi)...
關(guān)鍵字:
微創(chuàng)
3D內(nèi)窺鏡
OV6946
FPGA
運(yùn)用單片機(jī)和FPGA芯片作為主控制器件 , 單片機(jī)接收從PC機(jī)上傳過(guò)來(lái)的顯示內(nèi)容和顯示控制命令 , 通過(guò)命令解釋和數(shù)據(jù)轉(zhuǎn)換 , 生成LED顯示屏所需要的數(shù)據(jù)信號(hào)和同步的控制信號(hào)— 數(shù)據(jù)、時(shí)鐘、行同步和面同步 。FPGA芯...
關(guān)鍵字:
單片機(jī)
FPGA
LED顯示屏
在異構(gòu)計(jì)算系統(tǒng)中,ARM與FPGA的協(xié)同工作已成為高性能計(jì)算的關(guān)鍵架構(gòu)。本文基于FSPI(Fast Serial Peripheral Interface)四線模式,在150MHz時(shí)鐘頻率下實(shí)現(xiàn)10.5MB/s的可靠數(shù)據(jù)...
關(guān)鍵字:
ARM
FPGA
FSPI
太赫茲(THz)波位于微波與紅外光之間,具有獨(dú)特的頻譜特性,在高速通信、高分辨率成像、無(wú)損檢測(cè)等領(lǐng)域展現(xiàn)出巨大的應(yīng)用潛力。在太赫茲系統(tǒng)中,波導(dǎo)作為重要的傳輸元件,需要與微帶線等平面電路進(jìn)行高效連接。D波段(110 - 1...
關(guān)鍵字:
太赫茲
高速通信
在全球FPGA市場(chǎng)被Xilinx(AMD)與Intel壟斷的格局下,國(guó)產(chǎn)FPGA廠商高云半導(dǎo)體通過(guò)構(gòu)建自主IP核生態(tài)與智能時(shí)序約束引擎,走出差異化高端化路徑。本文深入解析高云半導(dǎo)體FPGA工具鏈的兩大核心技術(shù)——全棧IP...
關(guān)鍵字:
FPGA
高云半導(dǎo)體
2025年6月12日,由安路科技主辦的2025 FPGA技術(shù)沙龍?jiān)谀暇┱秸匍_(kāi),深圳市米爾電子有限公司(簡(jiǎn)稱(chēng):米爾電子)作為國(guó)產(chǎn)FPGA的代表企業(yè)出席此次活動(dòng)。米爾電子發(fā)表演講,并展出米爾基于安路飛龍派的核心板和解決方案...
關(guān)鍵字:
FPGA
核心板
開(kāi)發(fā)板
硬件驅(qū)動(dòng)開(kāi)發(fā)是C語(yǔ)言最核心的應(yīng)用場(chǎng)景之一,尤其在嵌入式系統(tǒng)、高性能計(jì)算及網(wǎng)絡(luò)設(shè)備中,驅(qū)動(dòng)的效率直接影響系統(tǒng)整體性能。本文從PCIe設(shè)備的BAR空間映射、DMA傳輸控制到零拷貝優(yōu)化技術(shù),深入探討C語(yǔ)言驅(qū)動(dòng)硬件的底層實(shí)現(xiàn)技巧...
關(guān)鍵字:
C語(yǔ)言
PCIe
本文討論如何為特定應(yīng)用選擇合適的溫度傳感器。我們將介紹不同類(lèi)型的溫度傳感器及其優(yōu)缺點(diǎn)。最后,我們將探討遠(yuǎn)程和本地檢測(cè)技術(shù)的最新進(jìn)展如何推動(dòng)科技進(jìn)步,從而創(chuàng)造出更多更先進(jìn)的溫度傳感器。
關(guān)鍵字:
溫度傳感器
CPU
FPGA
PolarFire Core 器件價(jià)格降低30%,同時(shí)保留了經(jīng)典 PolarFire系列市場(chǎng)領(lǐng)先的能效、安全性和可靠性
關(guān)鍵字:
FPGA
SoC
微處理器
株式會(huì)社村田制作所(以下簡(jiǎn)稱(chēng)“村田”)與Rohde & Schwarz GmbH & Co. KG(總部:德國(guó)慕尼黑,以下簡(jiǎn)稱(chēng)”Rohde & Schwarz公司”)聯(lián)合開(kāi)發(fā)了RF(Radio F...
關(guān)鍵字:
RF系統(tǒng)
FPGA
DPD4
? 以芯為基,智創(chuàng)未來(lái)。近日,領(lǐng)先的嵌入式模組廠商-米爾電子正式與國(guó)產(chǎn)FPGA企業(yè)?安路科技達(dá)成IDH生態(tài)戰(zhàn)略合作?。雙方將圍繞安路科技飛龍SALDRAGON系列高性能FPSoC,聯(lián)合開(kāi)發(fā)核心板、開(kāi)發(fā)板及行業(yè)解決方案,助...
關(guān)鍵字:
FPGA
邊緣智能
汽車(chē)電子
像任何行業(yè)幫助開(kāi)發(fā)可編程邏輯應(yīng)用程序一樣,我們使用標(biāo)準(zhǔn)接口來(lái)實(shí)現(xiàn)重用和簡(jiǎn)化設(shè)計(jì)。在FPGA開(kāi)發(fā)中最流行的接口是Arm可擴(kuò)展接口(AXI),它為開(kāi)發(fā)人員提供了一個(gè)完整的高性能,如果需要的話,還可以緩存相干存儲(chǔ)器映射總線。
關(guān)鍵字:
FPGA
ARM
存儲(chǔ)器
在醫(yī)療領(lǐng)域,醫(yī)學(xué)影像分割技術(shù)是疾病診斷、治療規(guī)劃和手術(shù)導(dǎo)航等關(guān)鍵環(huán)節(jié)的重要支撐。UNet作為一種經(jīng)典的卷積神經(jīng)網(wǎng)絡(luò)架構(gòu),憑借其編碼器-解碼器結(jié)構(gòu)和跳躍連接設(shè)計(jì),在醫(yī)學(xué)影像分割任務(wù)中表現(xiàn)出色。然而,傳統(tǒng)的基于CPU或GPU...
關(guān)鍵字:
醫(yī)療影像
FPGA
UNet模型
腦機(jī)接口(BCI)技術(shù)旨在實(shí)現(xiàn)大腦與外部設(shè)備的直接通信,其核心挑戰(zhàn)在于高精度、低延遲的神經(jīng)信號(hào)采集與處理。高密度微電極陣列(HDMEA)與現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的結(jié)合,為突破這一瓶頸提供了技術(shù)路徑。本文從硬件架構(gòu)、...
關(guān)鍵字:
腦機(jī)接口
高密度神經(jīng)信號(hào)
微電極陣列
FPGA
當(dāng)然,我們可以嘗試通過(guò)遵循良好的FPGA開(kāi)發(fā)過(guò)程來(lái)減少這種情況,從而實(shí)現(xiàn)結(jié)構(gòu)化方法。這樣的方法可以完成高質(zhì)量的設(shè)計(jì)。通常,該開(kāi)發(fā)過(guò)程將包含幾個(gè)不同的階段、過(guò)程和審查,以執(zhí)行結(jié)構(gòu)化方法
關(guān)鍵字:
FPGA
集成邏輯分析儀
ChipScope
為增進(jìn)大家對(duì)CXL技術(shù)的認(rèn)識(shí),本文將對(duì)CXL技術(shù)以及CXL技術(shù)和其它技術(shù)的區(qū)別予以介紹。
關(guān)鍵字:
CXL
指數(shù)
PCIe