跨時鐘域數(shù)據(jù)傳輸上的驗證考量
[導(dǎo)讀]跨時鐘域驗證可分為結(jié)構(gòu)驗證和功能驗證兩類。結(jié)構(gòu)驗證確保在需要的地方添加了適當(dāng)?shù)耐竭壿?。功能驗證確保已添加的邏輯實現(xiàn)了預(yù)期的功能。僅通過執(zhí)行結(jié)構(gòu)驗證，就可以檢測到許多CDC問題。這些檢查比功能驗證更簡單、更快。因此，驗證應(yīng)從結(jié)構(gòu)檢查開始，檢測到的問題應(yīng)在轉(zhuǎn)向功能驗證之前進行修復(fù)。...
跨時鐘域驗證可分為結(jié)構(gòu)驗證和功能驗證兩類。結(jié)構(gòu)驗證確保在需要的地方添加了適當(dāng)?shù)耐竭壿嫛?/span>功能驗證確保已添加的邏輯實現(xiàn)了預(yù)期的功能。
僅通過執(zhí)行結(jié)構(gòu)驗證，就可以檢測到許多CDC問題。這些檢查比功能驗證更簡單、更快。因此，驗證應(yīng)從結(jié)構(gòu)檢查開始，檢測到的問題應(yīng)在轉(zhuǎn)向功能驗證之前進行修復(fù)。
基于規(guī)則的檢查是執(zhí)行結(jié)構(gòu)驗證的一種非常有效的方法。斷言可以在設(shè)計中使用一些EDA工具自動推理證明，也可以將它們插入到RTL中帶入仿真環(huán)境，這兩種技術(shù)都有各自的優(yōu)缺點。
仿真結(jié)果取決于所使用的測試向量的質(zhì)量。如果所應(yīng)用的測試向量不能觸發(fā)問題，那么該問題可能不會被檢測到。很難確定正確的測試向量集，從而提供良好的覆蓋范圍。與仿真相比，形式化技術(shù)提供了更好的覆蓋范圍，并且不需要提供任何測試向量。然而，由于狀態(tài)空間爆炸，形式化技術(shù)存在一些性能問題。因此，這些檢查不用于全芯片分析，但它們在模塊級別上工作得相當(dāng)好。
驗證跨時鐘域問題可以按照以下幾個步驟：
Step 1
檢查以下場景中是否存在有效的同步器：1、跨異步時鐘域2、存在亞穩(wěn)態(tài)問題的同步跨時鐘域
一個級聯(lián)觸發(fā)器同步器可能足以確保不會存在亞穩(wěn)態(tài)傳播。然而，仍然可能存在數(shù)據(jù)不一致的問題。因此，建議在這個階段只檢查級聯(lián)觸發(fā)器同步器是否只用于單比特變化信號。如果缺少同步器，設(shè)計人員應(yīng)修改設(shè)計以添加適當(dāng)?shù)耐竭壿嫛?/span>
Step 2檢查是否存在單獨同步的匯聚信號，這可能會導(dǎo)致數(shù)據(jù)不一致的問題。單獨同步的匯聚信號數(shù)據(jù)應(yīng)是 Gray-encoded。下圖顯示了一個控制總線時鐘域交叉，它使用級聯(lián)多觸發(fā)器進行同步，但沒有進行Gray-encoded。此時，將為斷言失敗生成一個波形軌跡。?
Step 3一旦添加了適當(dāng)?shù)耐竭壿嫴⑼瓿闪薌ray-encoding檢查，下一步是驗證在將數(shù)據(jù)從一個時鐘域傳輸?shù)搅硪粋€時鐘域時沒有數(shù)據(jù)丟失。這需要對以下兩種情況進行檢查：同步跨時鐘域：1、同步跨時鐘域從快時鐘域到慢時鐘域2、同步跨時鐘域從慢時鐘域到快時鐘域，時鐘邊沿可能連續(xù)多拍非?？拷?/span>3、異步跨時鐘域
可以通過斷言每個源數(shù)據(jù)始終能夠在目標(biāo)時鐘域采樣到。對于其他同步方案，可以進行一些標(biāo)準(zhǔn)的功能檢查，以確保沒有數(shù)據(jù)丟失。
Step 4
在所有使用某些特殊同步方案的情況下，都需要驗證它們是否正確地執(zhí)行了預(yù)期的功能。這對于確保不傳播亞穩(wěn)態(tài)、數(shù)據(jù)不一致性或數(shù)據(jù)丟失問題非常重要。這里給出了三個常用方案所需的檢查：握手同步：檢查request-data和request-acknowledge協(xié)議是否符合規(guī)范要求。FIFO同步：檢查是否沒有FIFO overflow 或underflow。Mux recirculation：檢查當(dāng)同步控制信號EN_Sync拉高時，是否保持“源數(shù)據(jù)A穩(wěn)定并且目的時鐘中至少有一個有效邊沿”。
僅通過執(zhí)行結(jié)構(gòu)驗證，就可以檢測到許多CDC問題。這些檢查比功能驗證更簡單、更快。因此，驗證應(yīng)從結(jié)構(gòu)檢查開始，檢測到的問題應(yīng)在轉(zhuǎn)向功能驗證之前進行修復(fù)。
基于規(guī)則的檢查是執(zhí)行結(jié)構(gòu)驗證的一種非常有效的方法。斷言可以在設(shè)計中使用一些EDA工具自動推理證明，也可以將它們插入到RTL中帶入仿真環(huán)境，這兩種技術(shù)都有各自的優(yōu)缺點。
仿真結(jié)果取決于所使用的測試向量的質(zhì)量。如果所應(yīng)用的測試向量不能觸發(fā)問題，那么該問題可能不會被檢測到。很難確定正確的測試向量集，從而提供良好的覆蓋范圍。與仿真相比，形式化技術(shù)提供了更好的覆蓋范圍，并且不需要提供任何測試向量。然而，由于狀態(tài)空間爆炸，形式化技術(shù)存在一些性能問題。因此，這些檢查不用于全芯片分析，但它們在模塊級別上工作得相當(dāng)好。
驗證跨時鐘域問題可以按照以下幾個步驟：
Step 1
檢查以下場景中是否存在有效的同步器：1、跨異步時鐘域2、存在亞穩(wěn)態(tài)問題的同步跨時鐘域
一個級聯(lián)觸發(fā)器同步器可能足以確保不會存在亞穩(wěn)態(tài)傳播。然而，仍然可能存在數(shù)據(jù)不一致的問題。因此，建議在這個階段只檢查級聯(lián)觸發(fā)器同步器是否只用于單比特變化信號。如果缺少同步器，設(shè)計人員應(yīng)修改設(shè)計以添加適當(dāng)?shù)耐竭壿嫛?/span>
Step 2檢查是否存在單獨同步的匯聚信號，這可能會導(dǎo)致數(shù)據(jù)不一致的問題。單獨同步的匯聚信號數(shù)據(jù)應(yīng)是 Gray-encoded。下圖顯示了一個控制總線時鐘域交叉，它使用級聯(lián)多觸發(fā)器進行同步，但沒有進行Gray-encoded。此時，將為斷言失敗生成一個波形軌跡。?
Step 3一旦添加了適當(dāng)?shù)耐竭壿嫴⑼瓿闪薌ray-encoding檢查，下一步是驗證在將數(shù)據(jù)從一個時鐘域傳輸?shù)搅硪粋€時鐘域時沒有數(shù)據(jù)丟失。這需要對以下兩種情況進行檢查：同步跨時鐘域：1、同步跨時鐘域從快時鐘域到慢時鐘域2、同步跨時鐘域從慢時鐘域到快時鐘域，時鐘邊沿可能連續(xù)多拍非?？拷?/span>3、異步跨時鐘域
可以通過斷言每個源數(shù)據(jù)始終能夠在目標(biāo)時鐘域采樣到。對于其他同步方案，可以進行一些標(biāo)準(zhǔn)的功能檢查，以確保沒有數(shù)據(jù)丟失。
Step 4
在所有使用某些特殊同步方案的情況下，都需要驗證它們是否正確地執(zhí)行了預(yù)期的功能。這對于確保不傳播亞穩(wěn)態(tài)、數(shù)據(jù)不一致性或數(shù)據(jù)丟失問題非常重要。這里給出了三個常用方案所需的檢查：握手同步：檢查request-data和request-acknowledge協(xié)議是否符合規(guī)范要求。FIFO同步：檢查是否沒有FIFO overflow 或underflow。Mux recirculation：檢查當(dāng)同步控制信號EN_Sync拉高時，是否保持“源數(shù)據(jù)A穩(wěn)定并且目的時鐘中至少有一個有效邊沿”。
下載文檔
