如今，由高頻多相 DC/DC 轉換器驅動的千兆赫處理器以千兆赫茲的速度與內存通信。在這些頻率下，組件和印刷電路板 (PCB) 寄生阻抗會產生與頻率相關的電壓降、天線結構和 PCB 諧振，進而產生電磁干擾 (EMI)、信號完整性和電源完整性 (SI/PI) 問題。在上一篇文章中，我研究了使用 LMG5200 半橋 GaN 開關等超快功率晶體管滿足電磁兼容性的挑戰(zhàn)。在這篇文章中，我們將介紹高度復雜的軟件工具，這些工具可以幫助在制造之前識別 PCB 問題區(qū)域。

設計高速、混合信號 PCB 需要經驗豐富的工程人員和設備資源——因此，開發(fā)成本可能非常高，尤其是在需要對電路板進行多次迭代以實現合規(guī)性時。EMI、SI 和 PI 設計問題會延遲產品發(fā)布，如果在產品發(fā)布后發(fā)現問題，則會導致客戶退貨、產品召回和消費者信心喪失。公司的盈利能力取決于對其產品的仔細分析，并且隨著工作頻率的增加，也需要了解 PCB 的電磁 (EM) 場行為。

幸運的是，同樣的高速千兆赫處理器和電路板啟用了電路設計的新范式：高度先進的電路仿真。眾所周知，您可以使用電路仿真來優(yōu)化電路性能，甚至對已知 PCB 器件執(zhí)行最壞情況電路分析。但是，您能否模擬作為 EMI 和 SI/PI 問題根源的“隱藏”PCB 寄生元件？幸運的是，今天的答案絕對是肯定的！

在過去的幾年里，我一直在關注 3-D EM 求解器的進步，我對計算機仿真技術 (CST) 為 3-D EM 分析所做的工作印象深刻。例如，我快速將 LMG5200 評估板 CAD 文件作為 OBD++ 文件導入 CST EMC Studio，并使用寬帶激勵信號表征 PCB 平面、走線和組件阻抗。   

仔細檢查電路板走線、平面結構、通孔和元件放置是推進任何高速電路板設計的基本要素。在 CST EMC Studio 中，我發(fā)現電源地連接到第二層上的一個較小的分離平面（圖 1）。當我將激勵應用于所示的固體接地平面而不是分割平面時，模擬的輻射發(fā)射顯著改善。正如我在之前的文章中所討論的那樣，該結果與之前使用 TEM 單元測量的結果具有很好的相關性。

圖 1：CST EMC Studio 中的層堆疊可視化

圖 1 左側的插圖顯示了輸入“電源地”如何連接到第二層的分割平面（紫色平面）。右圖顯示了第 3 層的地平面（綠色）。

TINA-TI? 中 LMG5200 的 SPICE 電路仿真預測了 LMG5200 在 60W、24V 至 12V 電源轉換中的開關行為，如圖 2 所示。該仿真也可以在 CST Design Studio 中完成。然后使用 CST Design Studio 將此開關波形應用于“協同仿真”中的 3-D EM 仿真結果，如圖 3 所示。但請注意，3-D EM 仿真是計算密集型的——在復雜的電路板網格中求解麥克斯韋方程需要時間！3-D EM 模擬需要 3 個多小時才能在具有圖形處理單元和 8 GB 內存的四核計算機上運行。輸入/輸出電容和激勵信號在 CST Design Studio 中表示為端口，電場結果如圖 4 所示。 

圖 2：3-D EM 仿真的激勵信號

圖 3：協同仿真——SPICE 激發(fā)到 3-D EM 場仿真

圖 4：探頭球體和 3m 處的電場測量

圖 4 中的模擬結果是每個 E 場探頭在 3 米處的探頭球體中放置在電路板周圍的記錄。特定頻率的共振與我上一篇文章的測量結果很好地相關。從結果中可以看出，某些位置的探頭具有較高的排放水平，從而可以深入了解電路板上的潛在問題區(qū)域。 

從這個強大的 3-D EM 模擬器的基本應用中可以清楚地看出，在嘗試設計高速電源轉換器、配電網絡 (PDN) 和其他高速度信號/通信總線。使用像 LMG5200 這樣的寬帶隙半導體的電路板設計必須處理皮秒上升時間和超過 40V/ns 的電壓轉換速率。在推進符合電磁兼容性的解決方案時，像這樣的功率轉換需要對電磁場行為具有更高的靈敏度。幸運的是，3-D EM 場求解器已經取得了進步，可以幫助工程師在設計階段的早期隔離問題，從而節(jié)省成本并加快產品上市時間。