今天，小編將在這篇文章中為大家?guī)?a href="/tags/FPGA" target="_blank">FPGA的有關(guān)報(bào)道，通過閱讀這篇文章，大家可以對它具備清晰的認(rèn)識(shí)，主要內(nèi)容如下。

一、FPGA芯片設(shè)計(jì)

相比于其他種類的芯片設(shè)計(jì)，關(guān)于 FPGA芯片通常需要設(shè)置較高門檻并且擬定嚴(yán)格性較強(qiáng)的基本設(shè)計(jì)流程。具體在設(shè)計(jì)時(shí)，應(yīng)當(dāng)緊密結(jié)合 FPGA 的有關(guān)原理圖，據(jù)此實(shí)現(xiàn)了規(guī)模較大的專門芯片設(shè)計(jì)。通過運(yùn)用Matlab以及C語言的特殊設(shè)計(jì)算法，應(yīng)當(dāng)可以實(shí)現(xiàn)全方位的順利轉(zhuǎn)化，從而確保其符合當(dāng)前的主流芯片設(shè)計(jì)思路。在此前提下，如果選擇了上述設(shè)計(jì)思路那么通常需要著眼于有序整合各類元器件以及相應(yīng)的設(shè)計(jì)語言，據(jù)此保證了可用性與可讀性較強(qiáng)的芯片程序設(shè)計(jì)。運(yùn)用 FPGA可以實(shí)現(xiàn)板機(jī)調(diào)試、代碼仿真與其他有關(guān)的設(shè)計(jì)操作，確保當(dāng)前的代碼編寫方式以及設(shè)計(jì)方案都能符合特定的設(shè)計(jì)需求。 除此以外，關(guān)于設(shè)計(jì)算法應(yīng)當(dāng)將合理性置于首要性的位置，據(jù)此實(shí)現(xiàn)了優(yōu)化的項(xiàng)目設(shè)計(jì)效果，并且優(yōu)化了芯片運(yùn)行的實(shí)效性。因此作為設(shè)計(jì)人員來講，首先就是要構(gòu)建特定的算法模塊， 以此來完成與之有關(guān)的芯片代碼設(shè)計(jì)。這是由于預(yù)先設(shè)計(jì)代碼有助保證算法可靠性，對于整體上的芯片設(shè)計(jì)效果也能予以顯著優(yōu)化。在全面完成板機(jī)調(diào)試以及仿真測試的前提下，應(yīng)當(dāng)可以在根源上縮短設(shè)計(jì)整個(gè)芯片消耗的周期，同時(shí)也致力于優(yōu)化當(dāng)前現(xiàn)存的硬件整體結(jié)構(gòu)。例如在涉及到開發(fā)非標(biāo)準(zhǔn)的某些硬件接口時(shí)，通常都會(huì)用到上述的新產(chǎn)品設(shè)計(jì)模式。

FPGA設(shè)計(jì)的主要難點(diǎn)是熟悉硬件系統(tǒng)以及內(nèi)部資源，保證設(shè)計(jì)的語言能夠?qū)崿F(xiàn)元器件之間的有效配合，提高程序的可讀性以及利用率。這也對設(shè)計(jì)人員提出了比較高的要求，需要經(jīng)過多個(gè)項(xiàng)目的經(jīng)驗(yàn)積累才可以達(dá)到相關(guān)的要求。

在算法設(shè)計(jì)時(shí)需要重點(diǎn)考慮合理性，保證項(xiàng)目最終完成的效果，依據(jù)項(xiàng)目的實(shí)際情況提出解決問題的方案，提高FPGA的運(yùn)行效率。確定算法后應(yīng)當(dāng)合理構(gòu)建模塊，方便后期進(jìn)行代碼設(shè)計(jì)。在代碼設(shè)計(jì)時(shí)可以利用預(yù)先設(shè)計(jì)好的代碼，提高工作效率，增強(qiáng)可靠性。編寫測試平臺(tái)，進(jìn)行代碼的仿真測試和班級調(diào)試，完成整個(gè)設(shè)計(jì)過程。FPGA同ASIC不同，開發(fā)的周期比較短，可以結(jié)合設(shè)計(jì)要求改變硬件的結(jié)構(gòu)，在通信協(xié)議不成熟的情況下可以幫助企業(yè)迅速推出新產(chǎn)品，滿足非標(biāo)準(zhǔn)接口開發(fā)的需求。

二、英特爾推出世界最大FPGA

英特爾今天推出了世界上容量最大的FPGA，這是一個(gè)具有433億個(gè)晶體管的大型小芯片封裝。Stratix 10 GX 10M具有1020萬個(gè)邏輯元件，并使用EMIB將兩個(gè)FPGA芯片以及四個(gè)收發(fā)器芯片集成在一起。

在八月，賽靈思的頭條新聞在FPGA行業(yè)，其16納米的Virtex的UltraScale + VU19P作為字容量最高的FPGA。這是它的第三款使用插入器連接四個(gè)芯片的FPGA。VU19P具有900萬個(gè)邏輯元件和350億個(gè)晶體管。其他規(guī)格包括4.5Tb / s的收發(fā)器帶寬和2072個(gè)用戶I / O引腳。

英特爾現(xiàn)在通過恰當(dāng)?shù)孛麨镾tratix 10 GX 10M的方式來提高Xilinx的性能。10M由兩個(gè)大型FPGA芯片和四個(gè)收發(fā)器塊組成。它有一個(gè)總的1020萬個(gè)邏輯元件和2304用戶I / O引腳。與此相比，Stratix 10 GX 2800是英特爾之前最大的FPGA，其275萬個(gè)邏輯元件和1160個(gè)I / O連接，這意味著它具有近四倍的邏輯元件和兩倍的I / O，以提高靈活性。

此外，英特爾聲稱10M在同等容量時(shí)可降低40%的功耗。英特爾通過使用四臺(tái)Stratix 10 2800(與10M具有相同的容量和頻率)進(jìn)行了測量。

英特爾采用與Xilinx稍有不同的方法連接芯片。英特爾繼續(xù)使用其EMIB 2.5D封裝技術(shù)，而不是中介層，該技術(shù)通過相對較小的一塊硅片在兩個(gè)相鄰管芯之間提供了高帶寬橋接。EMIB數(shù)據(jù)接口總線具有25,920個(gè)連接。由于每個(gè)連接的吞吐率為2Gb / s，因此晶粒間帶寬為6.5TB / s。

實(shí)際上，這實(shí)際上是英特爾首次使用EMIB將兩個(gè)大型邏輯管芯連接在一起。直到現(xiàn)在，英特爾還限制了EMIB來將HBM連接到Kaby Lake-G中的Vega GPU，并將各種HBM和收發(fā)器芯片連接到基本Stratix 10 FPGA。

最后，小編誠心感謝大家的閱讀。你們的每一次閱讀，對小編來說都是莫大的鼓勵(lì)和鼓舞。最后的最后，祝大家有個(gè)精彩的一天。