不得不說，科技的發(fā)展真是日新月異，這點在手機行業(yè)上體現(xiàn)的淋漓盡致。目前手機芯片的制程已經(jīng)來到了4納米，得益于如此先進的工藝，手機性能相比以前有了突飛猛進的提升。小智還記得曾經(jīng)手機芯片在做到20納米以下時就有不少人表示達到了歷史性突破

而從20納米到10納米也就5年不到的時間，接著從10納米到7納米，5納米，再到現(xiàn)在的4納米也就用了3年左右的時間，前不久還有不少專家認為，4納米已經(jīng)是手機芯片的極限工藝，不可能再小了

但事實真的如此嗎?作為在手機芯片技術上處于絕對全球領先地位的大廠臺積電，在近日的2022年技術研討會上正式介紹了關于未來先進制程的消息，臺積電表示就在今年，3納米工藝將正式投入量產(chǎn)，而普通消費者用上搭載3納米芯片的手機，最早年底就行了

并且臺積電還給出了3納米芯片的一系列特殊版本，有N3E、N3P、N3X等，臺積電首先介紹了3納米芯片的FINFLEX版本，它包括了3-2 FIN、2-2 FIN和2-1 FIN等幾種，分別能夠滿足不同需求

其中3-2 FIN – 最快的時鐘頻率和最高的性能滿足最苛刻的計算需求;2-2 FIN – Efficient Performance可以在性能、功率效率和密度之間的良好平衡;2-1 FIN – 超高能效、最低功耗、最低泄漏和最高密度。但高潮并不僅于此，臺積電還公布了2納米芯片

2納米芯片將在2025年量產(chǎn)，這是其第一個使用環(huán)繞柵極晶體管 (GAAFET) 的節(jié)點，而非現(xiàn)在的 FinFET(鰭式場效應晶體管)。新的制造工藝將提供全面的性能和功率優(yōu)勢。在具體參數(shù)方面

作為手機行業(yè)中十分重要的芯片制程領域，近日，中國臺灣半導體制造公司臺積電在 2022 年技術研討會上正式公布了旗下 2nm 制程工藝的相關內容。

官方表示臺積電 2nm 制程工藝相較跳票尚未正式投產(chǎn)的 3nm 制程相比，最大的變化之處在于不再使用鰭式場效應晶體管，而是環(huán)繞柵極晶體管節(jié)點設計。官方表示，在新工藝以及密度更高的技術下，2nm 工藝較 3nm 相比芯片密度將提高 10%，同功耗下性能提升 10~15%，而在同樣的性能下功耗將會降低 25~30%。從紙面參數(shù)來看，整體升級仍十分明顯。

官方表示，臺積電公布 2nm 制程預計將會在 2025 年投產(chǎn)，但最終投產(chǎn)進度或有所出入。而 3nm 大概率將于今年下半年投產(chǎn)，目前包括蘋果 A17 芯片、蘋果 M3 處理器等預計將會基于臺積電 3nm 制程工藝打造。

6月16日，晶圓代工巨頭臺積電在北美召開了2022年臺積電技術研討會。不僅公布了臺積電下一代的2nm制程技術的部分細節(jié)信息，同時還透露，通過在中國臺灣、中國大陸和日本建設新晶圓廠或擴產(chǎn)，預計到2025年，臺積電的成熟制程的產(chǎn)能將擴大約50%。

臺積電2nm工藝細節(jié)曝光：功耗降低30%，2025年量產(chǎn)

在此次2022年臺積電技術論壇上，臺積電首度公布了其下一代先進制程N2(即2nm制程)的部分技術指標：相較于其N3E(3nm的低成本版)工藝，在相同功耗下，臺積電2nm工藝的性能將提升10~15%;而在相同性能下，臺積電2nm工藝的功耗將降低23~30%;晶體管密度僅提升了10%。

需要指出的是，臺積電N3E制程的晶體密度似乎要比N3(3nm)減少約8%，但仍比臺積電N5(5nm)提升了30%，其優(yōu)勢在于，相比N3減少了4層EUV 光罩，使N3e將成為臺積電更具成本及生產(chǎn)效率優(yōu)勢的重要節(jié)點。

這也是為什么，臺積電N2相比N3E所帶來的性能的提升幅度和功耗降低的幅度，均低于N3E相比N5的提升。

在晶體管架構方面，臺積電N2終于拋棄了FinFET(鰭式場效應晶體管)，采用了全新的納米片晶體管架構(Nanosheet)，即臺積電版的GAAFET(環(huán)繞柵極晶體管)。

臺積電還表示，N2不僅有面向移動處理器的標準工藝，還會有針對高性能計算和芯粒(Chiplet)的整合方案。

量產(chǎn)時間方面，根據(jù)臺積電的規(guī)劃，N2制程將于2025年量產(chǎn)。按照這個進度，英特爾或將在2nm工藝上實現(xiàn)對于臺積電的趕超。此前，英特爾已宣布將會在2024年量產(chǎn)Intel 20A工藝，隨后，英特爾又宣布其Intel 18A工藝也將提前到2024年量產(chǎn)。

另外，根據(jù)臺積電最新展示技術路線圖顯示，在今年下半年臺積電第一代3nm(N3)工藝量產(chǎn)之后，除了將推出低成本、低能耗的N3E之外，還將會推出高性能版本的N3P，以及性能和功耗均更具優(yōu)勢的N3X。

2nm制程全球爭奪戰(zhàn)升級!6月16日，臺積電首度公布2nm先進制程，將采用GAAFET全環(huán)繞柵極晶體管技術，預計2025量產(chǎn)。臺積電殺手锏來了：2nm先進制程首亮相。6月16日，臺積電在2022年度北美技術論壇上，官宣將推出下一代先進制程N2，也就是2nm制程。2nm來了，終結FinFET一直以來，包括7nm、5nm在內的芯片制程都采用的是FinFET晶體管技術。要知道，半導體行業(yè)進步的背后有著一條金科玉律，那就是‘摩爾定律’。

摩爾定律表明：每隔 18~24 個月，封裝在微芯片上的晶體管數(shù)量便會增加一倍，芯片的性能也會隨之翻一番。當FinFET結構走到了無法突破物理極限的時候，對新的晶體管技術提出了需求。也就是說，GAA (gate-all-around，簡稱 GAA) 架構的出現(xiàn)再次拯救了摩爾定律。據(jù)稱，臺積電N2將使用GAAFET(全環(huán)繞柵極晶體管)技術，于2025年開始量產(chǎn)。N2在性能、功效上有明顯提升，不過晶體管密度在2025年的時代背景中可能顯得提升效果不大。

作為全新的芯片制作工藝平臺，N2制程的核心創(chuàng)新在于兩點：納米片電晶體管(Nanosheet)與背面配電線路(backside power rail)。此兩點都是為了提高單位能耗中芯片性能而設計的。臺積電的‘全環(huán)繞柵極式納米片電晶體管’(GAA nanosheet transistors)，晶體管的通道在所有四個側面都被柵極包圍，從而減少了電能泄漏。這在當下晶體管體積越發(fā)接近原子體積時，將會越來越突出。而且臺積電‘環(huán)繞柵極式納米片電晶體管’的通道可以加寬以增加驅動電流并提高性能，也可以縮小以最大限度地降低功耗和成本。

為了給這些‘納米片電晶體管’提供足夠的電能而且避免漏電損耗，臺積電的N2制程使用背面配電線路(backside power rail)。臺積電認為這是在‘后段布線制程工序’(BEOL) 中克服電阻的最佳解決方案的一種。工序上做出如此改進后，在同等能耗和復雜度下，N2的性能比N3高10%-15%。在相同速度和單位面積晶體管平均數(shù)目下，N2的能耗比N3低25%-30%。在微觀結構上，N2采用納米片電晶體(Nanosheet)，取代FinFET(鰭式場效應晶體管)，外界普遍認為，納米片電晶體就是臺積電版的GAAFET。

根據(jù)這些數(shù)據(jù)，權威硬件新聞網(wǎng)站Tom‘s Hardware的報道者表示，總體來看，N2的全世代制程較之前有明顯的性能和耗電改觀。但就芯片的單位面積晶體管密度而言，N2相較于N3，并沒有N3相較于N5的進步程度。所以N2制程的亮眼程度或許不如預期中驚艷。臺積電稱將在各種產(chǎn)品上應用N2制程，例如移動設備SoC(集成系統(tǒng)芯片)、高性能CPU與顯卡等。而且臺積電還提到了‘小芯片集成’，業(yè)界猜測很多使用N2制程的產(chǎn)品，也會使用多塊小芯片的打包版來降本增效。

全球最大的芯片制造商臺積電(TSM.US)表示，預定于2025年開始生產(chǎn)2納米芯片。該公司的2納米技術將采用納米片晶體管架構，使芯片體積更小，但性能更強大、功耗更低，將用于蘋果(AAPL.US)的iPhone等電子產(chǎn)品。

目前市場上最先進的5納米芯片采用的是Finfet架構，生產(chǎn)2納米芯片意味著臺積電將投入大量資金轉換技術。

據(jù)了解，臺積電的競爭對手三星和英特爾也在布局更小的芯片制造。三星將在今年年底前轉向3納米芯片，而英特爾將于2025年之前制造1.8納米芯片。