我們的項目無法承受電路設計中的噪聲，并且某些應用(例如音頻)需要低噪聲性能。我們可以通過在電路板布局階段考慮噪聲來最小化外部噪聲。例如，我們必須使電源和接地阻抗足夠小，以最大限度地減少電流尖峰的影響。使用屏蔽互連和法拉第屏蔽、最小化噪聲源以及在 PC 板上大量使用良好的去耦電容器是消除外部噪聲的額外方法。

放大器本身會產(chǎn)生內(nèi)部或放大器噪聲。儀表放大器的輸出直接連接到模/數(shù)轉(zhuǎn)換器(ADC)，這些噪聲會直接影響系統(tǒng)的性能。

設計人員必須考慮放大器噪聲的影響，因為錯誤的儀表放大器會使放大器噪聲占主導地位。放大器內(nèi)部產(chǎn)生的兩種噪聲是電壓噪聲 e n和電流噪聲 i n。這些噪聲術語的正式名稱是“輸入電壓噪聲譜密度”和“輸入偏置電流噪聲”譜密度;它們被定義為包含在以指定頻率為中心的 1Hz 帶寬中的 rms 噪聲。儀表放大器數(shù)據(jù)表通常指定 1 kHz 時的 rms 噪聲。放大器的數(shù)據(jù)表指定了電壓噪聲，但并不總是指定電流噪聲。我們可以借助以下公式輕松計算電流噪聲： in =2IqB

，其中 i 是放大器偏置電流，q 是電子電荷 (q=1.602×10 –12 C)。

當信號源阻抗低時，電流噪聲影響不大，因此選擇電壓噪聲低的放大器。最低電壓噪聲放大器具有雙極晶體管輸入級。當信號源具有高阻抗時，電流噪聲影響很大，因此選擇電流噪聲低的放大器。最低電流噪聲放大器具有 JFET 輸入級。當信號源阻抗為 1 kΩ 至 1 MΩ 時，選擇電壓和電流噪聲以獲得最佳的整體噪聲性能。這種情況是最難解決的，但低功率雙極晶體管輸入級通?？梢詣偃?。

通常，低偏置電流放大器具有低電流噪聲，但這種情況有時并非如此。如果使用偏置電流消除技術獲得低偏置電流，則該偏置電流和高噪聲電流可能共存，因為電流噪聲是實際偏置電流的函數(shù)，而不是消除的偏置電流。JFET 輸入放大器提供非常低的偏置電流，因此噪聲電流非常低。JFET 的電壓噪聲高于雙極晶體管，尤其是在高集電極電流下工作時，但 JFET 為中高源阻抗應用提供了出色的整體噪聲性能。

絕緣柵 CMOS 晶體管級提供極低的偏置電流，但它比 JFET 對應物具有更多的電壓噪聲。CMOS 放大器在大于 10 kHz 的頻率下具有良好的噪聲性能，但是，由于較差的 1/f 性能會妨礙它們，因此我們通常不會將 CMOS 放大器用于音頻應用。在所有條件相同(電流、器件幾何形狀、第二級貢獻等)的情況下，JFET 仍然是 20-Hz 至 20-kHz 頻率范圍內(nèi)低噪聲性能的更好選擇。

低噪聲設計中最重要的參數(shù)是源阻抗。低源阻抗要求選擇低電壓噪聲放大器。高源阻抗要求我們選擇低電流噪聲放大器。中等源阻抗意味著放大器的選擇是電壓和電流噪聲性能之間的折衷。