近二十年來，PCI Express®（PCIe®）規(guī)范一直是計(jì)算領(lǐng)域的首選互連標(biāo)準(zhǔn)。從2010年發(fā)布的PCIe 3.0開始，每一代新標(biāo)準(zhǔn)的信號(hào)傳輸速率都比上一代增加一倍，而且在滿足各種用例的帶寬需求方面遠(yuǎn)遠(yuǎn)領(lǐng)先于市場。

但近年來，人工智能/機(jī)器學(xué)習(xí)（AI/ML）、高性能計(jì)算（HPC）等性能關(guān)鍵型應(yīng)用所產(chǎn)生的數(shù)據(jù)呈現(xiàn)爆發(fā)式增長，企業(yè)也紛紛上云。面對(duì)巨大的數(shù)據(jù)流量，數(shù)據(jù)中心在數(shù)據(jù)處理和數(shù)據(jù)存儲(chǔ)上正承受著極限壓力，這也使得服務(wù)器和網(wǎng)絡(luò)設(shè)備上的PCIe互連成為瓶頸。

PCIe 6.0 - 服務(wù)于高帶寬要求的應(yīng)用

為了不斷滿足行業(yè)對(duì)高速率、低延遲互連的需求，PCI-SIG發(fā)布了PCIe 6.0規(guī)范。該規(guī)范將數(shù)據(jù)傳輸速率提升至64GT/s，相較PCIe 5.0規(guī)范（32 GT/s）帶寬和能效提高了一倍。

為了實(shí)現(xiàn)這一帶寬的巨大飛躍全新的PCIe 6標(biāo)準(zhǔn)作出了一些根本性的改變：

PAM4調(diào)制信號(hào)：PCIe 6.0使用PAM4取代了PCIe 5.0和前幾代標(biāo)準(zhǔn)所使用的NRZ調(diào)制信號(hào)，實(shí)現(xiàn)了更快的數(shù)據(jù)傳輸和更高的帶寬。

前向糾錯(cuò)（FEC）：為了減少因PAM4調(diào)制信號(hào)而增加的誤碼率，PCIe 6.0加入了FEC。

固定大小數(shù)據(jù)包（FLIT）模式：PCIe 6.0采用FLIT模式來簡化控制器層面的數(shù)據(jù)管理并提高帶寬效率、降低延遲和減少控制器的占用空間。

L0p模式：PCIe 6.0利用這一低功耗模式使流量在更少的通道上運(yùn)行，起到了節(jié)能的效果。

憑借這些創(chuàng)新，我們預(yù)計(jì)，PCIe6.0技術(shù)將大大紓解行業(yè)所面臨的帶寬困境，并為數(shù)據(jù)中心帶來最佳的性能。

專為PCIe 6.0打造的Rambus IP解決方案

憑借在高速信號(hào)領(lǐng)域30多年的專業(yè)知識(shí)和近20年的PCIe解決方案的實(shí)施經(jīng)驗(yàn)，Rambus推出了一款專為ASIC而設(shè)計(jì)的可配置和可擴(kuò)展控制器IP——PCIe 6.0控制器解決方案。

該控制器支持PCIe 6.0規(guī)范并向后兼容PCIe 5.0、4.0和3.1/3.0規(guī)范。它還支持6.x版本的PCI Express物理層接口（PIPE）規(guī)范。這款控制器提供了一個(gè)高效率的發(fā)射器（Tx）和接收器（Rx）接口，具有可配置的總線寬度。該IP旨在滿足眾多客戶和行業(yè)用例的需求，支持端點(diǎn)、根端口、交換端口和雙模式拓?fù)浣Y(jié)構(gòu)配置，可提供多種不同的使用模式。Rambus所提供的圖形用戶界面（GUI）向?qū)乖O(shè)計(jì)人員可以通過啟用、禁用和調(diào)整大量參數(shù)，來根據(jù)他們的具體要求設(shè)定使用該IP。

隨著數(shù)據(jù)在計(jì)算系統(tǒng)中的價(jià)值迅速上升，保證設(shè)備內(nèi)部和設(shè)備間鏈路的安全已成為一項(xiàng)關(guān)鍵任務(wù)。因此，Rambus PCIe 6.0控制器提供了一個(gè)集成的IDE（完整性和數(shù)據(jù)加密）安全引擎，并對(duì)其性能進(jìn)行了優(yōu)化。此外，Rambus還提供一個(gè)PCIe 6.0 Retimer控制器。

顯示Rambus PCIe 6.0Retimer控制器的Retimer芯片框圖

技術(shù)的進(jìn)步帶來對(duì)更高帶寬永無止境的追求。PCIe 6.0代表了最新一代的系統(tǒng)接口標(biāo)準(zhǔn)，而隨著PCI Express標(biāo)準(zhǔn)現(xiàn)以兩年為一個(gè)升級(jí)周期，PCIe 6.0將成為實(shí)現(xiàn)更高計(jì)算性能水平的重要組成部分。