第一次聽說到下拉電阻、上拉電阻這兩個(gè)名詞時(shí)，我在想：“電阻還分上拉和下拉？”之后接觸多了才知道，原來上拉和下拉只是區(qū)別了電阻的用法而已。但是電阻的本質(zhì)作用還是用于阻礙電流的。

在實(shí)際的電路設(shè)計(jì)中，常常會(huì)出現(xiàn)元器件的輸出電壓幅度不足的情況。比方說，后級(jí)的系統(tǒng)需要一個(gè)0V-5V的高、低電平，而前級(jí)只能夠輸出一個(gè)0V-3V的電平。

這時(shí)候的解決方法就會(huì)用到上拉電阻，以強(qiáng)制地將前級(jí)的輸出電壓拉。值得注意的是，這種強(qiáng)制拉高方式通常不能夠完全地將3V電壓拉至5V，而只能夠?qū)㈦妷豪?V-5V之間。

另外，當(dāng)我們遇到輸出的低電平不夠低的時(shí)候，同樣可以利用下拉電阻將低電平拉低。而拉低的結(jié)果同樣也是不能夠完全拉至0V。至于最終能夠拉至多少電壓，這與電阻的阻值選擇有關(guān)。可問題是，電阻的取值標(biāo)準(zhǔn)是什么呢？很多人習(xí)慣拿10K，也有人拿100K的，也有人拿1K的，當(dāng)然還有人那100R的等等。

其實(shí)上拉和下拉電阻的取值涉及到元器件的驅(qū)動(dòng)電流問題。現(xiàn)在根據(jù)昨天推文中“反相器的輸出低電平不夠低”作為例子，解釋下拉電阻的取值方法。

根據(jù)昨天推文中原理，我們知道反相器在不正常輸出時(shí)，其可能會(huì)出現(xiàn)1V-5V的高低電平輸出（低電平輸出不夠低）?？墒俏覀兺氲玫揭粋€(gè)0V-5V的高低電平。這時(shí)候，如果我們使用一個(gè)10K的電阻為其輸出端口做下拉，結(jié)果會(huì)怎樣？

上圖是反相器的內(nèi)部原理圖，從昨天的推文中我們可以了解到，其導(dǎo)致“低電平輸出不夠低的原因是由于反相器輸入端的高電平低于電源電壓，從而導(dǎo)致上P管沒有完全關(guān)斷，下管沒有完全開啟?！边@時(shí)候我們可以簡單地理解為，此時(shí)的反相器輸出端口的mos管就像是兩個(gè)電阻，由于P管表現(xiàn)的電阻比N管表現(xiàn)的電阻大得多，最終其輸出口的輸出電壓即為1V。

而此時(shí)，當(dāng)我們在外圍加上一個(gè)下拉電阻時(shí)，根據(jù)電阻并聯(lián)的原理可以知道，下部分的電阻會(huì)下降，所以，這時(shí)候輸出口的電壓理所當(dāng)然會(huì)下降。同時(shí)，當(dāng)我們的下拉電阻越小時(shí)，其下降的幅度越明顯。

此時(shí)我們加的電阻是10K，這時(shí)候該電阻的取值是大還是小了呢？這個(gè)問題其實(shí)沒有計(jì)算的必要，我們可以在現(xiàn)實(shí)中進(jìn)行測量。而最終的測量結(jié)果就是：加了10K的下拉電阻之后，其低電平的下降效果明顯。這意味著下拉電阻取值過大了。這時(shí)候我們只要將下拉電阻的阻值改小即可。這時(shí)候往往有許多人會(huì)直接將電阻改成100R或者更小。這時(shí)候，低電平的電壓確實(shí)會(huì)降得很低，可是這時(shí)候也會(huì)存在另一個(gè)問題，即高電平也跟著低下來了（這其實(shí)與芯片的輸出電流有關(guān)，下圖即是反相器的輸出、輸入電流）。大家可以自己根據(jù)“類比電阻法”（如圖）進(jìn)行推斷這個(gè)原因。

所以說，下拉電阻的取值其實(shí)還是很有講究的。但是在實(shí)際中并不需要刻意對該電阻進(jìn)行阻值計(jì)算。當(dāng)需要做下拉或上拉時(shí)，可以先通過了解元件的驅(qū)動(dòng)能力，然后再大概估算電阻的阻值，焊上去測試一下，看看效果，不合適再換一個(gè)即可。但是電阻的阻值取值概念還是必須要有的，不然會(huì)后期在調(diào)試的時(shí)候，會(huì)走很多的彎路。

（另外通知，RC正弦波信號(hào)發(fā)生器的視頻錄制工作計(jì)劃在本星期錄制，敬請期待?。。。?/strong>