Arasan全新版本MIPI DSI IP滿足FPGA計時限制
Arasan發(fā)布了一款全新版本的MIPI DSI IP，其符合DSI-2 v1.0規(guī)范，支持FPGA設計在8Gbps（用于1通道）運行時高達54.72Gbps的C-PHY v2.0速度。該IP設計用于滿足FPGA計時限制，以在不到200Mhz的較低頻率下運行，同時仍然提供必要的帶寬。（全球TMT）
下載文檔本站聲明： 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布，目的在于傳遞更多信息，并不代表本站贊同其觀點，本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者，如若文章內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系本站刪除。
換一批
延伸閱讀
要點： 有效應對環(huán)境變化，經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措，毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著，戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領，提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略，塑強核心競爭優(yōu)勢...
關(guān)鍵字： 通信 BSP 電信運營商 數(shù)字經(jīng)濟
