FPGA采用了邏輯單元陣列LCA這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊CLB、輸入輸出模塊IOB和內(nèi)部連線(xiàn)三個(gè)部分。為增進(jìn)大家對(duì)FPGA的認(rèn)識(shí)，本文將對(duì)FPGA的核心優(yōu)點(diǎn)以及FPGA的應(yīng)用予以介紹。如果你對(duì)FPGA具有興趣，不妨繼續(xù)往下閱讀哦。

一、FPGA的核心優(yōu)點(diǎn)

FPGA的核心優(yōu)點(diǎn)：可編程靈活性高、開(kāi)發(fā)周期短、并行計(jì)算可編程靈活性高。與ASIC的全定制電路不同，F(xiàn)PGA屬于半定制電路。理論上，如果FPGA提供的門(mén)電路規(guī)模足夠大，通過(guò)編程可以實(shí)現(xiàn)任意ASIC和DSP的邏輯功能。另外，編程可以反復(fù)，不像ASIC設(shè)計(jì)后固化不能修改。所以，F(xiàn)PGA的靈活性也較高。實(shí)際應(yīng)用中，F(xiàn)PGA的現(xiàn)場(chǎng)可重復(fù)編程性使開(kāi)發(fā)人員能夠用軟件升級(jí)包通過(guò)在片上運(yùn)行程序來(lái)修改芯片，而不是替換和設(shè)計(jì)芯片(設(shè)計(jì)和)時(shí)間成本巨大)，甚至FPGA可通過(guò)因特網(wǎng)進(jìn)行遠(yuǎn)程升級(jí)。

開(kāi)發(fā)周期短。ASIC制造流程包括邏輯實(shí)現(xiàn)、布線(xiàn)處理和流片等多個(gè)步驟，而FPGA無(wú)需布線(xiàn)、掩模和定制流片等，芯片開(kāi)發(fā)流程簡(jiǎn)化。傳統(tǒng)的ASIC和SoC設(shè)計(jì)周期平均是14個(gè)月到24個(gè)月，用FPGA進(jìn)行開(kāi)發(fā)時(shí)間可以平均降低55%。全球FPGA第一大廠(chǎng)商Xilinx認(rèn)為，更快比更便宜重要，產(chǎn)品晚上市六個(gè)月5年內(nèi)將少33%的利潤(rùn)，每晚四周等于損失14%的市場(chǎng)份額。

并行計(jì)算效率高。FPGA屬于并行計(jì)算，一次可執(zhí)行多個(gè)指令的算法，而傳統(tǒng)的ASIC、DSP甚至CPU都是串行計(jì)算，一次只能處理一個(gè)指令集，如果ASIC和CPU需要提速，更多的方法是增加頻率，所以ASIC、CPU的主頻一般較高。FPGA雖然普遍主頻較低，但對(duì)部分特殊的任務(wù)，大量相對(duì)低速并行的單元比起少量高效單元而言效率更高。另外，從某種角度上說(shuō)，F(xiàn)PGA內(nèi)部其實(shí)并沒(méi)有所謂的“計(jì)算”，最終結(jié)果幾乎是類(lèi)似于ASIC“電路直給”，因此執(zhí)行效率就大幅提高。

二、FPGA應(yīng)用之取代數(shù)字信號(hào)處理器(DSP)

FPGA另一個(gè)新應(yīng)用是取代DSP，由于FPGA適合規(guī)劃成可同時(shí)大量平行運(yùn)算組態(tài)，如此可加速數(shù)字信號(hào)運(yùn)算。

所謂的「取代」，其實(shí)牽涉到價(jià)格效能比(Price Performance Rate，中國(guó)內(nèi)地方面稱(chēng)為：性?xún)r(jià)比，性能價(jià)格比)問(wèn)題，相同的數(shù)字信號(hào)運(yùn)算工作可以用FPGA運(yùn)算，也可以用DSP運(yùn)算，重點(diǎn)在于芯片成本，一般而言FPGA的芯片價(jià)格貴過(guò)DSP，但FPGA同時(shí)間可平行執(zhí)行的數(shù)字信號(hào)運(yùn)算量比DSP大，當(dāng)數(shù)字信號(hào)運(yùn)算的需求量夠大時(shí)，F(xiàn)PGA在價(jià)格效能比上就會(huì)超越DSP。

若更具體說(shuō)明，一顆高效能的DSP約要30至200美元，而一顆高階的FPGA則約200美元，高效能的DSP同時(shí)間可以處理4個(gè)信道的數(shù)字信號(hào)，而高階的FPGA則可因應(yīng)20至40個(gè)信道以上的信號(hào)運(yùn)算，如此簡(jiǎn)單將信道數(shù)與價(jià)格相除，可明顯看出在同時(shí)多組運(yùn)算時(shí)FPGA的成本低于DSP。

當(dāng)然，先決條件是應(yīng)用需求上需要同時(shí)間的多組運(yùn)算，并非所有的應(yīng)用都需要大量的數(shù)字信號(hào)運(yùn)算，不過(guò)無(wú)線(xiàn)基地臺(tái)方面確實(shí)有此種需求，但無(wú)線(xiàn)基地臺(tái)前端的用戶(hù)裝置則沒(méi)有這類(lèi)的需求，事實(shí)上現(xiàn)在確實(shí)有諸多的無(wú)線(xiàn)基地臺(tái)，已從過(guò)去完全只用DSP方式來(lái)進(jìn)行信號(hào)收發(fā)解析處理，改成部份使用DSP、部份使用FPGA。

但是這也并非絕對(duì)，原因有二，一是FPGA仍在積極降價(jià)中，未來(lái)的價(jià)格性能比會(huì)持續(xù)提升，目前只有大量的數(shù)字信號(hào)運(yùn)算是屬于FPGA較合算，但日后也會(huì)逐漸往中階、初階發(fā)展，接下來(lái)可能小規(guī)模性的基地臺(tái)(如Pico Cell、Femto Cell等)也會(huì)使用。

另一是前端用戶(hù)的數(shù)字信號(hào)運(yùn)算量也在增加，特別是MIMO技術(shù)已經(jīng)進(jìn)入到末端用戶(hù)產(chǎn)品上(如IEEE 802.11n標(biāo)準(zhǔn))，同時(shí)2個(gè)、3個(gè)天線(xiàn)的收發(fā)將使數(shù)字信號(hào)的運(yùn)算量增加，加上愈來(lái)愈多無(wú)線(xiàn)技術(shù)是使用OFDM調(diào)變，而OFDM的調(diào)變?yōu)楦叨绕叫谢倪\(yùn)算，使用FPGA將可獲得不錯(cuò)的效益。

雖然許多人看好FPGA取代DSP的后續(xù)發(fā)展，但是FPGA也并非全然無(wú)威脅，目前許多芯片業(yè)者正積極發(fā)展多核心處理器，例如Tilera公司的Tile64處理器擁有64個(gè)執(zhí)行核心，一樣可以提供大量平行的運(yùn)算，而不需要使用FPGA或DSP。

以上就是小編這次想要和大家分享的有關(guān)FPGA的內(nèi)容，希望大家對(duì)本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類(lèi)別的文章，可以在網(wǎng)頁(yè)頂部選擇相應(yīng)的頻道哦。