低噪聲放大器是一種用于增強(qiáng)微小信號(hào)并盡可能減少噪聲的電路。其主要原理包括盡可能減小噪聲系數(shù)、選擇合適的放大倍數(shù)和頻帶等。

1.降低噪聲系數(shù)

噪聲系數(shù)是輸入信號(hào)與輸出信號(hào)之間的信噪比(SNR)變化的度量。為了減少系統(tǒng)中的噪聲，應(yīng)該盡量降低噪聲系數(shù)。方法包括使用低噪聲元件、匹配電路和盡量選用合適溫度下工作等。

2.選擇合適的放大倍數(shù)和頻帶

放大倍數(shù)過(guò)小時(shí)，微小信號(hào)難以被識(shí)別，而過(guò)大則可能會(huì)引入更多的噪聲。因此需要選擇合適的放大倍數(shù)。另外，低噪聲放大器的頻帶寬度也需要根據(jù)具體信號(hào)特征進(jìn)行調(diào)整。

低噪聲放大器設(shè)計(jì)步驟

低噪聲放大器設(shè)計(jì)需要經(jīng)歷多個(gè)步驟，包括確定應(yīng)用、選擇合適的電路結(jié)構(gòu)和元件、優(yōu)化參數(shù)和進(jìn)行實(shí)驗(yàn)驗(yàn)證等。

1.確定應(yīng)用

首先需要明確所要應(yīng)用的具體場(chǎng)景和信號(hào)特征，比如信號(hào)頻率、電壓范圍等。同時(shí)還需要確定系統(tǒng)性能指標(biāo)，如增益、噪聲系數(shù)等。

2.選擇合適的電路結(jié)構(gòu)和元件

根據(jù)具體應(yīng)用需求，可以選擇不同的電路結(jié)構(gòu)和元件組成放大器電路。比較常見(jiàn)的包括共源極放大器、共基極放大器、共射極放大器、磁控管等。

3.優(yōu)化參數(shù)

在確定電路結(jié)構(gòu)和元件后，需要對(duì)各項(xiàng)參數(shù)進(jìn)行綜合考慮并進(jìn)行優(yōu)化設(shè)計(jì)。最終需要得到合適的工作點(diǎn)、電路增益和帶寬、輸入輸出阻抗等重要參數(shù)。

4.進(jìn)行實(shí)驗(yàn)驗(yàn)證

完成設(shè)計(jì)后，需要進(jìn)行實(shí)驗(yàn)驗(yàn)證以評(píng)估系統(tǒng)性能和符合度。并根據(jù)實(shí)際效果對(duì)系統(tǒng)進(jìn)行調(diào)節(jié)和優(yōu)化。

實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTA—C)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對(duì)所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為1～26 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于0.5 dB，采用1.8 V電源，TSMC 0.18μm CMOS工藝庫(kù)仿真，功耗小于21 mW，頻響曲線(xiàn)接近理想狀態(tài)。關(guān)鍵詞：Butte

低噪聲放大器(LNA)是射頻收發(fā)機(jī)的一個(gè)重要組成部分，它能有效提高接收機(jī)的接收靈敏度，進(jìn)而提高收發(fā)機(jī)的傳輸距離。因此低噪聲放大器的設(shè)計(jì)是否良好，關(guān)系到整個(gè)通信系統(tǒng)的通信質(zhì)量。本文以晶體管ATF-54143為例，說(shuō)明兩種不同低噪聲放大器的設(shè)計(jì)方法，其頻率范圍為2～2.2 GHz;晶體管工作電壓為3 V;工作電流為40 mA;輸入輸出阻抗為50 Ω。

1 定性分析

1.1 晶體管的建模

通過(guò)網(wǎng)絡(luò)可以查閱晶體管生產(chǎn)廠(chǎng)商的相關(guān)資料，可以下載廠(chǎng)商提供的該款晶體管模型，也可以根據(jù)實(shí)際需要下載該管的S2P文件。本例采用直接將該管的S2P文件導(dǎo)入到軟件中，利用S參數(shù)為模型設(shè)計(jì)電路。如果是第一次導(dǎo)入，則可以利用模塊S-Params進(jìn)行S參數(shù)仿真，觀(guān)察得到的S參數(shù)與S2P文件提供的數(shù)據(jù)是否相同，同時(shí)，測(cè)量晶體管的輸入阻抗與對(duì)應(yīng)的最小噪聲系數(shù)，以及判斷晶體管的穩(wěn)定性等，為下一步驟做好準(zhǔn)備。

1.2 晶體管的穩(wěn)定性

對(duì)電路完成S參數(shù)仿真后，可以得到輸入/輸出端的mu在頻率2～2.2 GHz之間均小于1，根據(jù)射頻相關(guān)理論，晶體管是不穩(wěn)定的。通過(guò)在輸出端并聯(lián)一個(gè)10 Ω和5 pF的電容，m2和m3的值均大于1，如圖1，圖2所示。晶體管實(shí)現(xiàn)了在帶寬內(nèi)條件穩(wěn)定，并且測(cè)得在2.1 GHz時(shí)的輸入阻抗為16.827-j16.041。同時(shí)發(fā)現(xiàn)，由于在輸出端加入了電阻，使得Fmin由0.48增大到0.573，Γopt為0.329∠125.99°，Zopt=(30.007+j17.754)Ω。其中，Γopt是最佳信源反射系數(shù)。

1.3 制定方案

如圖3所示，將可用增益圓族與噪聲系數(shù)圓族畫(huà)在同一個(gè)Γs平面上。通過(guò)分析可知，如果可用增益圓通過(guò)最佳噪聲系數(shù)所在點(diǎn)的位置，并根據(jù)該點(diǎn)來(lái)進(jìn)行輸入端電路匹配的話(huà)，此時(shí)對(duì)于LNA而言，噪聲系數(shù)是最小的，但是其增益并沒(méi)有達(dá)到最佳放大。因此它是通過(guò)犧牲可用增益來(lái)?yè)Q取的。在這種情況下，該晶體管增益可以達(dá)到14 dB左右，F(xiàn)min大約為0.48，如圖3所示。

另一種方案是在可用增益和噪聲系數(shù)之間取得平衡，以盡可能用小噪聲匹配為目標(biāo)，采用在兼顧增益前提下的設(shè)計(jì)方案。在這種情況下該晶體管增益大約為15 dB左右，F(xiàn)min大約為0.7(見(jiàn)圖3)。這個(gè)就是本文中提到的第2種方案。

由于具有集成度高、成本低等優(yōu)勢(shì)，當(dāng)前大多數(shù)無(wú)線(xiàn)射頻收發(fā)系統(tǒng)的設(shè)計(jì)都采用CMOS技術(shù)[1]。由于低噪聲放大器(LNA)處于接收機(jī)前端，它對(duì)整個(gè)無(wú)線(xiàn)通信系統(tǒng)射頻接收機(jī)的性能起著關(guān)鍵性的作用。為了抑制后面各級(jí)噪聲對(duì)系統(tǒng)的影響，LNA要求有較好的噪聲性能以及足夠的增益。為了保證在較大的信號(hào)動(dòng)態(tài)范圍內(nèi)LNA能夠正常工作，要求LNA有足夠的線(xiàn)性度，同時(shí)為了實(shí)現(xiàn)最大功率傳輸或最小噪聲系數(shù)，應(yīng)保證LNA的輸入阻抗與前端源阻抗實(shí)現(xiàn)良好的匹配。在實(shí)際設(shè)計(jì)中，這些性能指標(biāo)會(huì)相互牽制相互影響，所以在設(shè)計(jì)過(guò)程中要對(duì)這些性能指標(biāo)進(jìn)行折衷處理[2]。

本文基于SMIC 0.18 μm CMOS工藝設(shè)計(jì)實(shí)現(xiàn)了中心頻率為2.4 GHz低噪聲放大器。文章第1部分分析了電流復(fù)用兩級(jí)共源LNA的電路結(jié)構(gòu)、輸入阻抗以及最佳MOS管尺寸的選擇;第2部分是電路仿真結(jié)果并就此結(jié)果進(jìn)行了詳細(xì)的分析;最后對(duì)全文進(jìn)行總結(jié)。

1 LNA電路設(shè)計(jì)與優(yōu)化

1.1 電路結(jié)構(gòu)分析

為了滿(mǎn)足整個(gè)系統(tǒng)的性能要求，LNA需要足夠的增益，所以在LNA的設(shè)計(jì)中通常采用多級(jí)放大器。在多級(jí)放大器中，由于每級(jí)電路都要消耗電流，導(dǎo)致電路電流隨著電路級(jí)數(shù)增加而增加。為了降低功耗，本文采用CS-CS cascaded電流復(fù)用結(jié)構(gòu)，電路如圖1所示。LNA的直流偏置電路由M0和R1構(gòu)成，電源電壓、電阻R1與M0的柵極和源極電壓決定了M0的工作電流，晶體管M0與M1形成電流鏡。為了盡可能地減小偏置電路的附加功耗，M0的柵寬遠(yuǎn)小于M1柵寬。為了盡可能地減小偏置電路對(duì)交流信號(hào)通路的影響，電阻R2選擇得足夠大。電感L1、L2和電容Cex實(shí)現(xiàn)輸入匹配，電感L4、C4、L5和電容C5實(shí)現(xiàn)輸出匹配。在直流時(shí)，電感L3起到短路的作用，此時(shí)第二級(jí)和第一級(jí)共享偏置電流，這樣可以大大降低電路的功耗。在交流時(shí)，電容C2交流接地，電感L3起到Rfchock作用，第一級(jí)的輸出通過(guò)耦合電容C3連接到第二級(jí)晶體管M2的柵極，構(gòu)成兩級(jí)共源結(jié)構(gòu)，從而提高了整個(gè)電路的功率增益。

1.2 最佳MOS管寬度選擇

多級(jí)低噪聲放大器的噪聲系數(shù)的表達(dá)式為 [3]:

公式(1)中，NFk為第k級(jí)的噪聲系數(shù);GA(k-1)為第k-1級(jí)的增益。由式(1)可知，NF1和GA1是NFtot取值大小的關(guān)鍵，如果GA1足夠大，第2級(jí)及后面的放大器的噪聲對(duì)整體噪聲的影響可以忽略，因此電路噪聲主要決定于NF1。

由經(jīng)典的噪聲理論可推導(dǎo)出MOS管的最小噪聲系數(shù)的表達(dá)式為[4]：

其中，ω為L(zhǎng)NA的工作頻率，ωT為MOS管的截止頻率，γ為漏噪聲系數(shù)，δ為柵噪聲系數(shù)，c為漏噪聲與柵噪聲的相關(guān)系數(shù)。gd0為漏源電壓為0時(shí)的漏源跨導(dǎo)，

公式(2)的最小噪聲系數(shù)是在不考慮功耗的情況下得出的，考慮到功耗的限制可以得出使噪聲系數(shù)最小的最優(yōu)MOS管的寬度表達(dá)式為：

若MOS管的寬度取值為Wopt，則可以計(jì)算在功耗約束的范圍內(nèi)取得的噪聲系數(shù)為：

1.3 輸入匹配電路的優(yōu)化設(shè)計(jì)

傳統(tǒng)的放大器輸入匹配通常采用源級(jí)電感負(fù)反饋結(jié)構(gòu)[5-6]，如圖2所示。

由圖2可知，該結(jié)構(gòu)的輸入阻抗為[2]：

在一定的偏置和器件尺寸條件下，選取適當(dāng)?shù)腖s使得輸入阻抗為50 ，即可實(shí)現(xiàn)輸入端的阻抗匹配。但是這種結(jié)構(gòu)需要感值很高的柵極電感，高感值的電感在芯片中會(huì)占用很大的面積，而且在射頻電路設(shè)計(jì)中，高感值的電感寄生電阻較大，對(duì)應(yīng)的噪聲也較大。

本電路的設(shè)計(jì)中在晶體管M1的柵源之間并上一個(gè)電容Cex,用來(lái)調(diào)節(jié)晶體管M1柵源之間電容的大小,進(jìn)而減小柵極電感的值。此時(shí)LNA的輸入阻抗為：

其中

輸入電路諧振時(shí)，

在LNA處于一定的偏置和器件尺寸的條件下，通過(guò)調(diào)整電感Ls的大小使得輸入阻抗中的實(shí)部等于50 ?，即可實(shí)現(xiàn)輸入端的阻抗匹配，而且此時(shí)產(chǎn)生的實(shí)部不是一個(gè)實(shí)際的電阻，因此不用擔(dān)心由實(shí)際電阻而產(chǎn)生的熱噪聲，所以不會(huì)對(duì)放大器的噪聲性能產(chǎn)生影響。通過(guò)調(diào)整Lg和Ct的大小使輸入阻抗的虛部的感抗和容抗相互抵消，使得輸入阻抗的虛部為零。從式(7)可以看出，在晶體管M1的柵極和源極之間并聯(lián)一個(gè)電容Cex后，所需要的柵極電感的值減小。