DRAM(Dynamic Random Access Memory，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)是一種具有高帶寬、低延遲和低功耗的半導(dǎo)體存儲(chǔ)設(shè)備。它利用靜電場(chǎng)來(lái)存儲(chǔ)數(shù)據(jù)。DRAM的芯片通常由微分的導(dǎo)體層和受控的放電元件組成。一塊DRAM芯片可以存儲(chǔ)大量的位數(shù)據(jù)，它可以記錄多種不同類型的數(shù)據(jù)，并具有良好的隨機(jī)讀/寫性能。DRAM也可以容易地實(shí)現(xiàn)控制地址和控制操作，它可以支持編程模式和時(shí)序輸出。

DRAM的原理很簡(jiǎn)單，它利用了可變電容器來(lái)存儲(chǔ)數(shù)據(jù)，可以在任意時(shí)間對(duì)該電容器進(jìn)行讀寫。DRAM芯片一般會(huì)存儲(chǔ)許多不同類型的位：字節(jié)、半字、字、半字節(jié)等，其中字節(jié)為最小的存儲(chǔ)單位，即8位。系統(tǒng)將存儲(chǔ)單元的地址以二進(jìn)制的形式傳送到DRAM的地址線上，采用此方式，實(shí)現(xiàn)DRAM與當(dāng)前存儲(chǔ)單元的信息交換。

DRAM的操作過程是先給出地址信號(hào)，然后根據(jù)地址對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行讀寫，這些操作都必須依靠?jī)?nèi)部控制器來(lái)完成，在實(shí)現(xiàn)一系列DRAM內(nèi)部操作前，必須采取系統(tǒng)控制器系統(tǒng) (SCC) 來(lái)完成狀態(tài)設(shè)置、地址讀取和信號(hào)傳送工作，其中系統(tǒng)控制器系統(tǒng)負(fù)責(zé)將主機(jī)處理器發(fā)出的控制信息和資料傳輸?shù)紻RAM 內(nèi)部。

DRAM存儲(chǔ)單元有一個(gè)數(shù)據(jù)存儲(chǔ)器，主機(jī)不僅可以得到給定數(shù)據(jù)存儲(chǔ)單元的數(shù)據(jù)，還可以將新數(shù)據(jù)存入該存儲(chǔ)單元中。當(dāng)主機(jī)想得到數(shù)據(jù)時(shí)，它會(huì)將數(shù)據(jù)存儲(chǔ)單元的地址發(fā)送給DRAM，這時(shí)DRAM就會(huì)將該地址對(duì)應(yīng)的數(shù)據(jù)發(fā)送給主機(jī)。當(dāng)主機(jī)想將新數(shù)據(jù)寫入DRAM時(shí)，它也會(huì)將數(shù)據(jù)存儲(chǔ)單元的地址和新數(shù)據(jù)發(fā)送給DRAM，DRAM會(huì)將新數(shù)據(jù)寫入相應(yīng)的存儲(chǔ)單元，從而實(shí)現(xiàn)寫入操作。內(nèi)存設(shè)備中的DRAM除了實(shí)現(xiàn)傳統(tǒng)的存儲(chǔ)功能外，還有用于實(shí)現(xiàn)圖形處理的DRAM。

DRAM使用可變介質(zhì)來(lái)存儲(chǔ)信息，具有非?？斓淖x寫速度，因此它在計(jì)算機(jī)存儲(chǔ)方面應(yīng)用極為廣泛，絕大多數(shù)的存儲(chǔ)設(shè)備都依賴DRAM的支持。DRAM存儲(chǔ)器的發(fā)展幾乎控制著存儲(chǔ)系統(tǒng)的發(fā)展趨勢(shì)，而當(dāng)前大多數(shù)存儲(chǔ)系統(tǒng)正在把這項(xiàng)技術(shù)應(yīng)用到計(jì)算機(jī)內(nèi)存中，因此帶來(lái)了更豐富靈活的存儲(chǔ)性能。不僅如此，DRAM也可以聯(lián)合SRAM進(jìn)行應(yīng)用，并可以將數(shù)據(jù)以透明的方式遷移，通過這樣的方式利用DRAM和SRAM的優(yōu)勢(shì)獲得更詳細(xì)的信息處理能力，帶來(lái)更強(qiáng)的存儲(chǔ)性能。

全球經(jīng)濟(jì)前景不樂觀，導(dǎo)致 DRAM 需求下滑，隨著 DRAM 價(jià)格的連續(xù)下跌，三星、海力士等相關(guān)大廠的業(yè)績(jī)前景都不被看好。那究竟 DRAM 到底是什么產(chǎn)品?

△ DRAM 是什么?

DRAM 其實(shí)就是我們一般生活中常常在講的“存儲(chǔ)”，只是“儲(chǔ)存”這個(gè)東西又可以透過產(chǎn)品特性的不同，分為許多不同種類。所以在搞懂 DRAM 是什么之前，我們先來(lái)了解一下“存儲(chǔ)器”是什么吧!

△ 存儲(chǔ)器是什么?

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。計(jì)算機(jī)中的全部信息，包括輸入的原始數(shù)據(jù)、計(jì)算機(jī)程序、中間運(yùn)行結(jié)果和最終運(yùn)行結(jié)果都保存在存儲(chǔ)器中。

存儲(chǔ)器又可以用“儲(chǔ)存資料后是否需要持續(xù)供電”這個(gè)特性，區(qū)分為兩大類別、四種不同的類型：

揮發(fā)性存儲(chǔ)器(VOLATILE)

揮發(fā)性存儲(chǔ)器若不持續(xù)供應(yīng)電源，資料即消失。例如：動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random Access Memory, DRAM)、靜態(tài)隨機(jī)存儲(chǔ)器(Static Random Access Memory, SRAM)。

非揮發(fā)性存儲(chǔ)器(NON-VOLATILE)

對(duì)于非揮發(fā)性存儲(chǔ)器，已輸入的資料不論電源供應(yīng)與否都能保存下來(lái)。例如：只讀存儲(chǔ)器(Read Only Memory, ROM)、快閃存儲(chǔ)器(Flash)。

從上述分類中，就可以看到我們今天要討論的“DRAM”了!DRAM 中文名為“動(dòng)態(tài)隨機(jī)存儲(chǔ)器”，與 SRAM 同為做存儲(chǔ)器的技術(shù)，兩者都是屬于“ 揮發(fā)性存儲(chǔ)器 ”;而市面上常常聽到的 Nor Flash、Nand Flash 則分別是是快閃存儲(chǔ)器的其中一種，歸屬于“非揮發(fā)性存儲(chǔ)器”。

目前市面上 DRAM 的終端應(yīng)用以個(gè)人電腦為主(約占市場(chǎng) 75% )，主要市場(chǎng)來(lái)自 PC 內(nèi)會(huì)使用到的高容量 DRAM。隨著定制化技術(shù)的創(chuàng)新，目前市場(chǎng)上所看到的 EDO DRAM、SDRAM、PC100、PC133、DDR DRAM、Direct RDAM 等等這些產(chǎn)品，都是不同規(guī)格的 DRAM 。

△ DRAM 與 SRAM / Flash 的差異

DRAM v.s. SRAM

DRAM 1 比特使用 1 個(gè)晶體管，需要每隔一段時(shí)間，刷新充電一次，否則內(nèi)部的數(shù)據(jù)即會(huì)消失。

SRAM 1 比特則會(huì)用到 6 個(gè)晶體管，且不需要周期性地充電。

SRAM 相較于 DRAM 速度較快，不過價(jià)格也比較貴，兩者各自有不同的應(yīng)用領(lǐng)域 。DRAM 一般用在主存儲(chǔ)器，而 SRAM 一般被采用在內(nèi)存緩存 ( Cache Memory )上。

存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存儲(chǔ)程序和各種數(shù)據(jù)信息，存儲(chǔ)器的存儲(chǔ)介質(zhì)主要采用半導(dǎo)體器件和磁性材料。接下來(lái)簡(jiǎn)單介紹存儲(chǔ)器的主要分類。

按存儲(chǔ)介質(zhì)可以分類為半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光存儲(chǔ)器。

按存儲(chǔ)器的讀寫功能可以分類為只讀存儲(chǔ)器(ROM)、 隨機(jī)讀寫存儲(chǔ)器(RAM)。

按信息的可保存性可以分類為非永久記憶的存儲(chǔ)器、永久記憶性存儲(chǔ)器。

按在計(jì)算機(jī)系統(tǒng)中的作用可以分類為主存儲(chǔ)器(內(nèi)存)、輔助存儲(chǔ)器(外存儲(chǔ)器)、緩沖存儲(chǔ)器。

按功能/容量/速度/所在位置可以分類為寄存器、高速緩存、內(nèi)存儲(chǔ)器、外存儲(chǔ)器。

按工作性質(zhì)/存取方式可以分類為隨機(jī)存取存儲(chǔ)器、順序存取存儲(chǔ)器、直接存取存儲(chǔ)器、相聯(lián)存儲(chǔ)器。

ROM與RAM

ROM：只讀存儲(chǔ)器(ReadOnly Memory)，非易失性。它是一種只能讀出事先所存的數(shù)據(jù)的固態(tài)半導(dǎo)體存儲(chǔ)器。一般是裝入整機(jī)前事先寫好的，整機(jī)工作過程中只能讀出，而不像隨機(jī)存儲(chǔ)器那樣能快速地、方便地加以改寫。ROM所存數(shù)據(jù)穩(wěn)定，斷電后所存數(shù)據(jù)也不會(huì)改變。計(jì)算機(jī)中的ROM主要是用來(lái)存儲(chǔ)一些系統(tǒng)信息，或者啟動(dòng)程序BIOS程序，這些都是非常重要的，只可以讀一般不能修改，斷電也不會(huì)消失。

RAM：隨機(jī)訪問存儲(chǔ)器(Random Access Memory)，易失性。它是與CPU直接交換數(shù)據(jù)的內(nèi)部存儲(chǔ)器，它可以隨時(shí)讀寫，而且速度很快，通常作為操作系統(tǒng)或其他正在運(yùn)行中的程序的臨時(shí)數(shù)據(jù)存儲(chǔ)媒介，凡是整個(gè)程序運(yùn)行過程中，所用到的需要被改寫的量(包括全局變量、局部變量、堆棧段等)，都存儲(chǔ)在RAM中。隨機(jī)訪問存儲(chǔ)器分為兩類：靜態(tài)的和動(dòng)態(tài)的。靜態(tài)的RAM(SRAM)比動(dòng)態(tài)RAM(DRAM)更快，但也貴很多。SRAM用來(lái)作為高速緩存存儲(chǔ)器，既可以在CPU芯片上，也可以在片下。DRAM用來(lái)作為圖形系統(tǒng)的幀緩沖區(qū)。

例如常見的硬盤屬于ROM，內(nèi)存條屬于RAM。

DRAM定義與形態(tài)

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory，DRAM)是一種半導(dǎo)體存儲(chǔ)器，主要的作用原理是利用電容內(nèi)存儲(chǔ)電荷的多寡來(lái)代表一個(gè)二進(jìn)制比特(bit)是1還是0。由于在現(xiàn)實(shí)中晶體管會(huì)有漏電電流的現(xiàn)象，導(dǎo)致電容上所存儲(chǔ)的電荷數(shù)量并不足以正確的判別數(shù)據(jù)，而導(dǎo)致數(shù)據(jù)毀損。因此對(duì)于DRAM來(lái)說(shuō)，周期性地充電是一個(gè)無(wú)可避免的要件。由于這種需要定時(shí)刷新的特性，因此被稱為“動(dòng)態(tài)”存儲(chǔ)器。相對(duì)來(lái)說(shuō)，靜態(tài)存儲(chǔ)器(SRAM)只要存入數(shù)據(jù)后，縱使不刷新也不會(huì)丟失記憶。

與SRAM相比，DRAM的優(yōu)勢(shì)在于結(jié)構(gòu)簡(jiǎn)單——每一個(gè)比特的數(shù)據(jù)都只需一個(gè)電容跟一個(gè)晶體管來(lái)處理，相比之下在SRAM上一個(gè)比特通常需要六個(gè)晶體管。正因這緣故，DRAM擁有非常高的密度，單位體積的容量較高因此成本較低。但相反的，DRAM也有訪問速度較慢，耗電量較大的缺點(diǎn)。

存儲(chǔ)信息破壞性讀出需要刷新送行列地址運(yùn)行速度集成度發(fā)熱量存儲(chǔ)成本

SRAM觸發(fā)器否否同快低大高

DRAM電容是分兩次慢高小低

DRAM存儲(chǔ)單元

DRAM存儲(chǔ)單元為DRAM Storage Cell，使用DRAM Storage Cell來(lái)存儲(chǔ)bit信息。

DRAM Storage Cell由4個(gè)部分組成：

Storage Capacitor，即存儲(chǔ)電容，它通過存儲(chǔ)在其中的電荷的多少(或者說(shuō)電容兩端電壓差的高低)來(lái)表示邏輯上的0和1;

Access Transistor，即訪問晶體管，它的導(dǎo)通和截止，決定了允許或禁止對(duì)Storage Capacitor所存儲(chǔ)的信息的讀取和改寫;

Wordline，即字線，它決定了Access Transistor的導(dǎo)通或截止;

Bitline，即位線，它是外界訪問Storage Capacitor的唯一通道，當(dāng)Access Transistor導(dǎo)通后，外界可以通過Bitline對(duì)Storage Capacitor進(jìn)行讀取或者寫入操作。

DRAM架構(gòu)和工作流程

1.Command transport and decode

在這個(gè)階段，Host端會(huì)通過Command Bus和Address Bus將具體的Command以及相應(yīng)參數(shù)傳遞給SDRAM，SDRAM接收并解析Command，接著驅(qū)動(dòng)內(nèi)部模塊進(jìn)行相應(yīng)的操作。

2.In bank data movement

在這個(gè)階段，SDRAM主要是將Memory Array中的數(shù)據(jù)從DRAM Cells中讀出到Sense Amplifiers，或者將數(shù)據(jù)從Sense Amplifiers寫入到DRAM Cells。

3.In device data movement

在這個(gè)階段中，數(shù)據(jù)將通過IO電路緩存到Read Latchs或者通過IO電路和Write Drivers更新到Sense Amplifiers。

4.System data transport

在這個(gè)階段，進(jìn)行讀數(shù)據(jù)操作時(shí)，SDRAM會(huì)將數(shù)據(jù)輸出到數(shù)據(jù)總線上，進(jìn)行寫數(shù)據(jù)操作時(shí)，則是Host端的Controller將數(shù)據(jù)輸出到總線上。