引言

應(yīng)急動力裝置是以燃料分解產(chǎn)生的熱燃?xì)饣虬l(fā)動機(jī)引氣為動力源的渦輪動力裝置,由渦輪、燃燒分解室、燃料箱、齒輪箱及控制部件組成,可以在發(fā)動機(jī)故障、主電源故障或主液壓源故障時,通過開關(guān)指令快速啟動,為飛機(jī)提供應(yīng)急電源和液壓源。為了保證渦輪動力裝置及其負(fù)載的安全可靠運(yùn)轉(zhuǎn),必須可靠地監(jiān)測渦輪軸轉(zhuǎn)速,并據(jù)此快速、準(zhǔn)確地控制相應(yīng)執(zhí)行機(jī)構(gòu)的開關(guān)時機(jī)或開度大小,以保證渦輪軸轉(zhuǎn)速穩(wěn)定在允許范圍內(nèi)。

超轉(zhuǎn)保護(hù)功能作為應(yīng)急動力裝置必要的安全功能之一,是實(shí)現(xiàn)轉(zhuǎn)速穩(wěn)定控制的前提保證。本文提出了一種基于現(xiàn)場可編程邏輯門陣列的超轉(zhuǎn)保護(hù)系統(tǒng),通過設(shè)計多通道并行采集、軟件與邏輯獨(dú)立、并行控制及BIT測試功能,具備高可靠性、強(qiáng)實(shí)時性等特點(diǎn),可保證在超轉(zhuǎn)故障初期進(jìn)行有效的隔離保護(hù),從而降低單點(diǎn)故障和共模故障造成的應(yīng)急動力裝置轉(zhuǎn)速控制失效的風(fēng)險,避免造成渦輪裝置結(jié)構(gòu)損傷及飛行安全。

1超轉(zhuǎn)保護(hù)系統(tǒng)架構(gòu)

超轉(zhuǎn)保護(hù)系統(tǒng)架構(gòu)設(shè)計中采用三余度獨(dú)立轉(zhuǎn)速采集和控制架構(gòu),原理架構(gòu)如圖1所示。

其中,CHA和CHB兩通道分別應(yīng)用于兩路相互獨(dú)立的轉(zhuǎn)速傳感器輸出信號的采集,均可實(shí)現(xiàn)獨(dú)立轉(zhuǎn)速采集及BIT監(jiān)測功能,并通過軟件實(shí)現(xiàn)外部執(zhí)行機(jī)構(gòu)的切換控制,最終實(shí)現(xiàn)轉(zhuǎn)速穩(wěn)定控制。第三路CHC通道應(yīng)用于獨(dú)立于前兩路轉(zhuǎn)速傳感器輸出頻率信號的采集,同樣可通過FPGA實(shí)現(xiàn)獨(dú)立轉(zhuǎn)速采集及BIT監(jiān)測功能,在軟件控制失效時,能替代主控單元實(shí)現(xiàn)外部執(zhí)行機(jī)構(gòu)的切換控制,最終控制應(yīng)急動力裝置轉(zhuǎn)速穩(wěn)定在某個預(yù)期的控制區(qū)間內(nèi)。

2轉(zhuǎn)速信號測量

2..轉(zhuǎn)速采集調(diào)理電路設(shè)計

對轉(zhuǎn)速信號的采集、調(diào)理和解析是超轉(zhuǎn)保護(hù)系統(tǒng)設(shè)計實(shí)現(xiàn)的基礎(chǔ),轉(zhuǎn)速采集調(diào)理電路由低通濾波電路、預(yù)處理電路、放大比較電路組成,單通道轉(zhuǎn)速信號采集原理及開路檢測原理框圖如圖2所示。

轉(zhuǎn)速采集原理是將轉(zhuǎn)速傳感器頻率信號首先通過濾波電路濾除外部高頻干擾信號。隨后,通過預(yù)處理電路將轉(zhuǎn)速信號調(diào)理成一定幅值的非標(biāo)準(zhǔn)正弦波,可以防止當(dāng)轉(zhuǎn)速較高時,過高的輸入信號將電路損壞。最終,通過放大電路將信號調(diào)理放大送入比較電路,將類正弦的轉(zhuǎn)速信號調(diào)理成與轉(zhuǎn)速傳感器輸出同頻的方波信號,并送入FPGA進(jìn)行采集測量。

2.2FPGA采集功能設(shè)計

考慮到應(yīng)急動力裝置齒輪箱齒輪的工藝特性,在FPGA中采用高頻脈沖計數(shù)法實(shí)現(xiàn)轉(zhuǎn)速頻率的采集,并設(shè)置采集的頻率量范圍下限。高頻計數(shù)法的原理是采用高頻脈沖對以多個轉(zhuǎn)速脈沖為周期的脈沖群進(jìn)行計數(shù),并將結(jié)果存入寄存器,由CPU對脈沖計數(shù)進(jìn)行讀取解算,并與頻率量范圍下限進(jìn)行比較判斷,確認(rèn)為有效頻率后,得出最終采集頻率。

同時,考慮到頻率輸入信號的高頻干擾和渦輪轉(zhuǎn)速的變化特性,在對脈沖群進(jìn)行計數(shù)的同時,同步對脈沖群中每個脈沖進(jìn)行單獨(dú)采集,將同周期范圍內(nèi)差異較大的脈沖計數(shù)剔除,提高頻率采集的抗干擾能力。

3超速保護(hù)邏輯設(shè)計

在控制單元完成BIT檢測后,由CPU配置FPGA寄存器使能超轉(zhuǎn)保護(hù)功能,超轉(zhuǎn)保護(hù)邏輯設(shè)計框圖如圖3所示。

當(dāng)軟件判斷為地面模式時,由軟件進(jìn)行表決,且當(dāng)采集到CHA和CHB兩通道任一轉(zhuǎn)速超過閾值時,則CPU控制FPGA將外部執(zhí)行機(jī)構(gòu)置于安全態(tài)并鎖定,超轉(zhuǎn)保護(hù)系統(tǒng)進(jìn)入鎖定狀態(tài),實(shí)現(xiàn)輸出保護(hù):FPGA作為頻率采集單元,同步執(zhí)行轉(zhuǎn)速監(jiān)測功能,當(dāng)發(fā)現(xiàn)超過軟件保護(hù)閾值仍未收到保護(hù)指令時,則超轉(zhuǎn)保護(hù)系統(tǒng)同樣將外部執(zhí)行機(jī)構(gòu)置于安全態(tài)并鎖定,實(shí)現(xiàn)輸出保護(hù)。以上兩種工況下,非控制單元下電或外部手動復(fù)位不可清除鎖定狀態(tài)。

當(dāng)軟件判斷為空中模式時,由軟件進(jìn)行表決,且當(dāng)采集到CHA和CHB兩通道任一轉(zhuǎn)速超過閾值時,則CPU控制FPGA對外部執(zhí)行機(jī)構(gòu)進(jìn)行不可逆的切換控制,實(shí)現(xiàn)降級控制,隔離外部執(zhí)行機(jī)構(gòu)故障。此時,控制指令不會被鎖定。切換控制后,若CHA和CHB兩通道任一轉(zhuǎn)速仍超過閾值,則FPGA不再讀取MCU向寄存器發(fā)送的控制指令,由FPGA進(jìn)行表決,依據(jù)CHC通道采集的轉(zhuǎn)速頻率,獨(dú)立開展外部執(zhí)行機(jī)構(gòu)的控制功能,使應(yīng)急動力裝置運(yùn)行在既定的轉(zhuǎn)速范圍,實(shí)現(xiàn)應(yīng)急動力裝置轉(zhuǎn)速的切換控制。

4BlT功能設(shè)計

機(jī)內(nèi)自測試(Bui1dInTest,BIT)技術(shù),作為機(jī)載電子設(shè)備進(jìn)行故障檢測、隔離的重要手段,能夠通過對系統(tǒng)內(nèi)部軟硬件的連續(xù)性監(jiān)測和故障檢測,提高機(jī)載電子設(shè)備可測試性,減少設(shè)備維護(hù)費(fèi)用。對于超轉(zhuǎn)保護(hù)系統(tǒng)來說,BIT功能設(shè)計主要包括采集電路BIT設(shè)計、控制狀態(tài)離散量BIT設(shè)計、保護(hù)邏輯BIT設(shè)計三部分。

4.1采集電路BlT設(shè)計

采集電路作為轉(zhuǎn)速控制功能實(shí)現(xiàn)的基礎(chǔ),對三通道轉(zhuǎn)速采集電路均設(shè)計開路檢測BIT功能。將EMI濾波器后的頻率信號端與電源分壓接入比較器,當(dāng)外部發(fā)生開路故障時,頻率信號正端接近于電源電壓,此時電壓比較器正端大于負(fù)端電壓,比較器輸出l:當(dāng)外部未發(fā)生開路故障時,由于開路檢測通道上的低通濾波電路將比較器正端的交流信號幅值衰減到很低,此時比較器輸出為0,從而實(shí)現(xiàn)開路檢測功能。

4.2控制狀態(tài)離散量BlT設(shè)計

轉(zhuǎn)速控制離不開準(zhǔn)確可靠的外部狀態(tài)離散量采集系統(tǒng),本文所描述的超轉(zhuǎn)保護(hù)系統(tǒng)分別采用集成離散量輸入/輸出接口芯片和獨(dú)立離散量采集電路對涉及狀態(tài)控制的離散量輸入信號進(jìn)行獨(dú)立采集,并由FPGA送入CPU進(jìn)行軟件表決,采集原理如圖4所示。此外,考慮到測試性設(shè)計,在硬件PCB布板時進(jìn)行了分立布局設(shè)計。

4.3保護(hù)邏輯BlT設(shè)計

超轉(zhuǎn)保護(hù)邏輯BIT用于檢測整個超轉(zhuǎn)保護(hù)系統(tǒng)邏輯功能是否正常。由CPU通過硬線使能BIT功能,通過總線向轉(zhuǎn)速采集測試寄存器寫入預(yù)設(shè)轉(zhuǎn)速,觸發(fā)超轉(zhuǎn)保護(hù)邏輯,由FPGA輸出預(yù)設(shè)的外部執(zhí)行機(jī)構(gòu)控制指令。通過對執(zhí)行機(jī)構(gòu)驅(qū)動輸出BIT及執(zhí)行機(jī)構(gòu)驅(qū)動回路電流回采,判斷超轉(zhuǎn)保護(hù)邏輯是否能夠有效運(yùn)行。當(dāng)超轉(zhuǎn)保護(hù)邏輯完成BIT檢測后,由CPU通過總線寄存器使能FPGA應(yīng)急動力裝置超轉(zhuǎn)保護(hù)功能,周期BIT中則不再進(jìn)行保護(hù)邏輯BIT測試。

5功能驗(yàn)證

當(dāng)判定為地面模式時,測試設(shè)備仿真波形如圖5所示。當(dāng)啟動至轉(zhuǎn)速穩(wěn)定后,通過外部注入超轉(zhuǎn)故障信號后,控制單元將外部執(zhí)行機(jī)構(gòu)置于安全態(tài)并鎖定,可以看出此時轉(zhuǎn)速快速下降且外部執(zhí)行機(jī)構(gòu)不因轉(zhuǎn)速下降到開啟閾值而重新開啟,依然保持鎖定狀態(tài),從而驗(yàn)證了地面模式的鎖定功能。當(dāng)使能設(shè)備上的手動復(fù)位后,控制單元重新使能控制指令,使轉(zhuǎn)速重新穩(wěn)定到預(yù)設(shè)控制范圍內(nèi)。

當(dāng)判定為空中模式時,測試設(shè)備仿真波形如圖6所示。當(dāng)啟動至轉(zhuǎn)速穩(wěn)定后,首次注入超轉(zhuǎn)故障信號后,使能超轉(zhuǎn)保護(hù)邏輯的切換控制邏輯,外部執(zhí)行機(jī)構(gòu)的控制對象發(fā)生變化,保持轉(zhuǎn)速穩(wěn)定在預(yù)設(shè)控制范圍內(nèi)。當(dāng)再次注入超轉(zhuǎn)故障后,可以看到控制單元控制外部執(zhí)行機(jī)構(gòu)運(yùn)行在規(guī)律的控制邏輯中,與設(shè)計的邏輯規(guī)律一致,可滿足系統(tǒng)的設(shè)計要求。

6結(jié)語

本文針對基于傳統(tǒng)CPU的超轉(zhuǎn)保護(hù)系統(tǒng)的不足,提出了一種基于FPGA的應(yīng)急動力裝置控制單元超轉(zhuǎn)保護(hù)系統(tǒng)的設(shè)計,通過高抗干擾的轉(zhuǎn)速采集方法和基于軟件、硬件、邏輯的BIT檢測方法,進(jìn)一步提升了系統(tǒng)的可靠性和安全性,并具有較強(qiáng)的通用性和實(shí)用性,對應(yīng)急動力裝置控制單元超轉(zhuǎn)保護(hù)系統(tǒng)的設(shè)計具有一定的借鑒意義,可結(jié)合系統(tǒng)實(shí)際,經(jīng)過必要的裁剪加以應(yīng)用。