晶振可比喻為各板卡的“心跳”發(fā)生器，晶振可以提供較穩(wěn)定的脈沖，廣泛應(yīng)用于微芯片的時(shí)鐘電路里。為增進(jìn)大家對(duì)晶振的認(rèn)識(shí)，本文將對(duì)單片機(jī)晶振負(fù)載電容常見(jiàn)問(wèn)題予以介紹。如果你對(duì)晶振具有興趣，不妨繼續(xù)往下閱讀哦。

單片機(jī)晶振旁邊兩個(gè)對(duì)地電容叫晶振的負(fù)載電容，分別接在晶振的兩個(gè)腳上和對(duì)地的電容，一般在幾十皮發(fā)。它會(huì)影響到晶振的諧振頻率和輸出幅度，一般訂購(gòu)晶振時(shí)候供貨方會(huì)問(wèn)你負(fù)載電容是多少。

一般單片機(jī)的晶振工作于并聯(lián)諧振狀態(tài)，也可以理解為諧振電容的一部分。它是根據(jù)晶振廠(chǎng)家提供的晶振要求負(fù)載電容選值的，換句話(huà)說(shuō)，晶振的頻率就是在它提供的負(fù)載電容下測(cè)得的，能最大限度的保證頻率值的誤差。也能保證溫漂等誤差。兩個(gè)電容的取值都是相同的，或者說(shuō)相差不大，如果相差太大，容易造成諧振的不平衡，容易造成停振或者干脆不起振。晶振負(fù)載電容值指的是晶振的交流電路中參與振蕩與晶振串聯(lián)或者并聯(lián)的負(fù)載電容值。晶振的電路頻率主要是有晶振自身決定，既然負(fù)載電容參與電路振蕩，肯定會(huì)對(duì)頻率多少起到微調(diào)作用。負(fù)載電容值越小，振蕩電路就會(huì)反而越高。

各種邏輯芯片的晶振引腳可以等效為電容三點(diǎn)式振蕩器。晶振引腳的內(nèi)部通常是一個(gè)反相器，或者是奇數(shù)個(gè)反相器串聯(lián)。在晶振輸出引腳XO和晶振輸入引腳XI之間用一個(gè)電阻連接，對(duì)于CMOS芯片通常是數(shù)M到數(shù)十M歐之間。很多芯片的引腳內(nèi)部已經(jīng)包含了這個(gè)電阻，引腳外部就不用接了。這個(gè)電阻是為了使反相器在振蕩初始時(shí)處與線(xiàn)性狀態(tài)，反相器就如同一個(gè)有很大增益的放大器，以便于起振。石英晶體也連接在晶振引腳的輸入和輸出之間，等效為一個(gè)并聯(lián)諧振回路，振蕩頻率應(yīng)該是石英晶體的并聯(lián)諧振頻率。晶體旁邊的兩個(gè)電容接地，實(shí)際上就是電容三點(diǎn)式電路的分壓電容，接地點(diǎn)就是分壓點(diǎn)。以接地點(diǎn)即分壓點(diǎn)為參考點(diǎn)，振蕩引腳的輸入和輸出是反相的，但從并聯(lián)諧振回路即石英晶體兩端來(lái)看，形成一個(gè)正反饋以保證電路持續(xù)振蕩。在芯片設(shè)計(jì)時(shí)，這兩個(gè)電容就已經(jīng)形成了，一般是兩個(gè)的容量相等，容量大小依工藝和版圖而不同，但終歸是比較小，不一定適合很寬的頻率范圍。外接時(shí)大約是數(shù)PF到數(shù)十PF，依頻率和石英晶體的特性而定。需要注意的是：這兩個(gè)電容串聯(lián)的值是并聯(lián)在諧振回路上的，會(huì)影響振蕩頻率。當(dāng)兩個(gè)電容量相等時(shí)，反饋系數(shù)是0.5，一般是可以滿(mǎn)足振蕩條件的，但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對(duì)地電容量，而增加輸出端的值以提高反饋量。

振蕩電路不匹配導(dǎo)致晶振不起振，影響振蕩電路的三個(gè)指標(biāo)：頻率誤差、負(fù)性阻抗、激勵(lì)電平。

①頻率誤差太大，導(dǎo)致實(shí)際頻率偏移標(biāo)稱(chēng)頻率從而引起晶振不起振。

解決辦法：選擇合適的PPM值的產(chǎn)品。

②負(fù)性阻抗過(guò)大太小都會(huì)導(dǎo)致晶振不起振。晶振在工作逐漸出現(xiàn)停振現(xiàn)象，用手碰觸或者用電烙鐵加熱晶振引腳又開(kāi)始工作。

解決辦法：負(fù)性阻抗過(guò)大，可以將晶振外接電容Cd和Cg的值調(diào)大來(lái)降低負(fù)性阻抗;負(fù)性阻抗太小，則可以將晶振外接電容Cd和Cg的值調(diào)小來(lái)增大負(fù)性阻抗。一般而言，負(fù)性阻抗值應(yīng)滿(mǎn)足不少于晶振標(biāo)稱(chēng)最大阻抗3-5倍。

③激勵(lì)電平過(guò)大或者過(guò)小也將會(huì)導(dǎo)致晶振不起振，激勵(lì)電平過(guò)大則可能出現(xiàn)晶振在工作中發(fā)燙，逐漸出現(xiàn)停振現(xiàn)象。

解決辦法：通過(guò)調(diào)整電路中的Rd的大小來(lái)調(diào)節(jié)振蕩電路對(duì)晶振輸出的激勵(lì)電平。一般而言，激勵(lì)電平越小越好，處理功耗低之外，還跟振蕩電路的穩(wěn)定性和晶振的使用壽命有關(guān)。

晶振PCB布線(xiàn)：在PCB布線(xiàn)時(shí)，晶振電路的走線(xiàn)盡可能的短直，并盡可能靠近MCU，盡量降低振蕩電路中的雜散電容對(duì)晶振的影響;PCB布線(xiàn)的時(shí)候，盡量不要在晶振下面走信號(hào)線(xiàn)，避免對(duì)晶振產(chǎn)生電磁干擾，從而導(dǎo)致振蕩電路不穩(wěn)定。帶有晶振的電路板一般不建議用超聲波清洗，避免發(fā)生共振而損壞晶振導(dǎo)致不良。

在PCB上的位置：如果你的PCB板比較大，晶振盡量靠邊一些，這是因?yàn)榫д裨O(shè)計(jì)在中間位置會(huì)因PCB板變形產(chǎn)生的機(jī)械張力而受影響，可能出現(xiàn)不良;如果你的PCB板比較小，晶振位置盡量往中間靠，不要設(shè)計(jì)在邊沿位置，這是因?yàn)镻CB板小，一般SMT過(guò)回流焊都是多拼板，在分板的時(shí)候產(chǎn)生的機(jī)械張力會(huì)對(duì)晶振有影響，可能產(chǎn)生不良。

以上便是此次帶來(lái)的晶振相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)晶振已經(jīng)具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!