業(yè)內(nèi)最新消息，近日清華大學(xué)集成電路學(xué)院教授吳華強、副教授高濱基于存算一體計算范式，在支持片上學(xué)習(xí)的憶阻器存算一體芯片領(lǐng)域取得重大突破！最新的研究成果發(fā)表在國際知名科學(xué)期刊《Science》中。

從憶阻器件到原型芯片再到系統(tǒng)集成，清華大學(xué)錢鶴、吳華強團隊歷經(jīng) 11 年科研 “長征” 協(xié)同攻關(guān) AI 算力瓶頸難題，攻克 “卡脖子” 關(guān)鍵核心技術(shù)，成果涉及憶阻器集成芯片存算一體系統(tǒng)、ADAM算法加速器等等。

該芯片上集成了記憶和計算的能力，在保護用戶隱私的同時還具備類似人腦的自主學(xué)習(xí)能力，但能耗僅為先進工藝下專用集成電路系統(tǒng)的 1/35，是全球首款全系統(tǒng)集成、支持高效片上學(xué)習(xí)的憶阻器存算一體芯片，有望促進人工智能、自動駕駛可穿戴設(shè)備等領(lǐng)域的發(fā)展。

記憶電阻器(Memristor)是繼電阻、電容、電感之后的第四種電路基本元件，因其斷電后仍能 “記憶” 通過電荷的特性被當做新型納米電子突觸器件。

早在1946年 “計算機之父” 馮·諾依曼提出并定義了計算機架構(gòu)，采用二進制的編碼，由存儲器和處理器分別完成數(shù)據(jù)存儲和計算。然而隨著人工智能等應(yīng)用對數(shù)據(jù)存儲和計算需求的不斷提升，數(shù)據(jù)來回 “搬運” 處理，耗時長，功耗大，還可能存在 “交通堵塞” 的風險。

2012年，錢鶴、吳華強團隊開始研究用憶阻器來做存儲，但由于憶阻器的材料器件優(yōu)化和集成工藝不成熟，團隊只能靠自己在實驗室里摸索，在一次又一次失敗的實驗中探索提高器件的一致性和良率。

兩年后，清華大學(xué)與中科院微電子所、北京大學(xué)等單位合作，優(yōu)化憶阻器的器件工藝，制備出高性能憶阻器陣列，成為我國率先實現(xiàn)憶阻器陣列大規(guī)模集成的重要基礎(chǔ)。

2020年，錢鶴、吳華強團隊基于多陣列憶阻器，搭建了一個全硬件構(gòu)成的完整存算一體系統(tǒng)，在這個系統(tǒng)上高效運行了卷積神經(jīng)網(wǎng)絡(luò)算法，成功驗證了圖像識別功能，比圖形處理器芯片的能效高兩個數(shù)量級，大幅提升了計算設(shè)備的算力，實現(xiàn)了以更小的功耗和更低的硬件成本完成復(fù)雜的計算。

存算一體架構(gòu)就如同 “在家辦公” 的新型工作模式，徹底消除了往返通勤的能量消耗，避免了往返通勤帶來的時間延遲，還大大節(jié)約了辦公場所的運營成本，在邊緣計算和云計算中有廣泛的應(yīng)用前景。

十年磨一劍，錢鶴、吳華強帶領(lǐng)團隊創(chuàng)新設(shè)計出適用于憶阻器存算一體的高效片上學(xué)習(xí)的新型通用算法和架構(gòu)(STELLAR)，研制出全球首顆全系統(tǒng)集成的、支持高效片上學(xué)習(xí)的憶阻器存算一體芯片。

相同任務(wù)下，該芯片實現(xiàn)片上學(xué)習(xí)的能耗僅為先進工藝下專用集成電路(ASIC)系統(tǒng)的1/35，同時有望實現(xiàn)75倍的能效提升。

“存算一體片上學(xué)習(xí)在實現(xiàn)更低延遲和更小能耗的同時，能夠有效保護用戶隱私和數(shù)據(jù)?！辈┦亢笠i介紹，該芯片參照仿生類腦處理方式，可實現(xiàn)不同任務(wù)的快速“片上訓(xùn)練”與“片上識別”，能夠有效完成邊緣計算場景下的增量學(xué)習(xí)任務(wù)，以極低的耗電適應(yīng)新場景、學(xué)習(xí)新知識，以滿足用戶的個性化需求。

比如，有些人習(xí)慣在數(shù)字“7”的中間加一短橫。一開始，智能芯片并不認識這個符號，然而訓(xùn)練了兩三個這樣書寫的“7”后，它就能準確將其識別為數(shù)字“7”。.

因為憶阻器芯片的研發(fā)涉及到材料科學(xué)、物理學(xué)、電子工程等多學(xué)科的前沿知識，因此在研究過程中存在諸多技術(shù)挑戰(zhàn)，比如如何實現(xiàn)憶阻器件的大規(guī)模集成。通過大量實驗和理論研究，團隊提出了架構(gòu)-電路-工藝協(xié)同優(yōu)化方法，為存算一體系統(tǒng)的設(shè)計提供了指導(dǎo)。

此外還有工程挑戰(zhàn)，有了大規(guī)模集成的工藝、關(guān)鍵的電路設(shè)計后，如何克服底層多尺度非理想導(dǎo)致的誤差，集合成一個高效的系統(tǒng)芯片?最終在團隊老師和學(xué)生的共同努力下研究提出了 STELLAR 架構(gòu)，完成算法優(yōu)化及仿真實驗，制備出全系統(tǒng)集成的高效存算一體學(xué)習(xí)芯片，實現(xiàn)速度和能效的大幅提升。

來源：清華大學(xué)