本文中，小編將對(duì)混合信號(hào)PCB分區(qū)設(shè)計(jì)予以介紹，如果你想對(duì)它的詳細(xì)情況有所認(rèn)識(shí)，或者想要增進(jìn)對(duì)它的了解程度，不妨請(qǐng)看以下內(nèi)容哦。

一、混合信號(hào)PCB分區(qū)設(shè)計(jì)技巧

在實(shí)際工作中一般傾向于使用統(tǒng)一地，而將PCB分區(qū)為模擬部分和數(shù)字部分。模擬信號(hào)在電路板所有層的模擬區(qū)內(nèi)布線，而數(shù)字信號(hào)在數(shù)字電路區(qū)內(nèi)布線。在這種情況下，數(shù)字信號(hào)返回電流不會(huì)流入到模擬信號(hào)的地。

只有將數(shù)字信號(hào)布線在電路板的模擬部分之上或者將模擬信號(hào)布線在電路板的數(shù)字部分之上時(shí)，才會(huì)出現(xiàn)數(shù)字信號(hào)對(duì)模擬信號(hào)的干擾。出現(xiàn)這種問題并不是因?yàn)闆]有分割地，真正的原因是數(shù)字信號(hào)的布線不適當(dāng)。

PCB設(shè)計(jì)采用統(tǒng)一地，通過數(shù)字電路和模擬電路分區(qū)以及合適的信號(hào)布線，通?？梢越鉀Q一些比較困難的布局布線問題，同時(shí)也不會(huì)產(chǎn)生因地分割帶來的一些潛在的麻煩。在這種情況下，元器件的布局和分區(qū)就成為決定設(shè)計(jì)優(yōu)劣的關(guān)鍵。如果布局布線合理，數(shù)字地電流將限制在電路板的數(shù)字部分，不會(huì)干擾模擬信號(hào)。對(duì)于這樣的布線必須仔細(xì)地檢查和核對(duì)，要保證百分之百遵守布線規(guī)則。否則，一條信號(hào)線走線不當(dāng)就會(huì)徹底破壞一個(gè)本來非常不錯(cuò)的電路板。

在將A/D轉(zhuǎn)換器的模擬地和數(shù)字地管腳連接在一起時(shí)，大多數(shù)的A/D轉(zhuǎn)換器廠商會(huì)建議：將AGND和DGND管腳通過短的引線連接到同一個(gè)低阻抗的地上(注：因?yàn)榇蠖鄶?shù)A/D轉(zhuǎn)換器芯片內(nèi)部沒有將模擬地和數(shù)字地連接在一起，必須通過外部管腳實(shí)現(xiàn)模擬和數(shù)字地的連接)，任何與DGND連接的外部阻抗都會(huì)通過寄生電容將更多的數(shù)字噪聲耦合到IC內(nèi)部的模擬電路上。按照這個(gè)建議，需要把A/D轉(zhuǎn)換器的AGND和DGND管腳都連接到模擬地上，但這種方法會(huì)產(chǎn)生諸如數(shù)字信號(hào)去耦電容的接地端應(yīng)該接到模擬地還是數(shù)字地的問題。

如果系統(tǒng)僅有一個(gè)A/D轉(zhuǎn)換器，上面的問題就很容易解決。如圖3所示，將地分割開，在A/D轉(zhuǎn)換器下面把模擬地和數(shù)字地部分連接在一起。采取該方法時(shí)，必須保證兩個(gè)地之間的連接橋?qū)挾扰cIC等寬，并且任何信號(hào)線都不能跨越分割間隙。

如果系統(tǒng)中A/D轉(zhuǎn)換器較多，例如10個(gè)A/D轉(zhuǎn)換器怎樣連接呢?如果在每一個(gè)A/D轉(zhuǎn)換器的下面都將模擬地和數(shù)字地連接在一起，則產(chǎn)生多點(diǎn)相連，模擬地和數(shù)字地之間的隔離就毫無意義。而如果不這樣連接，就違反了廠商的要求。

二、混合信號(hào)PCB分區(qū)設(shè)計(jì)原則

1、模擬和數(shù)字模塊分離

為了盡量減少模擬和數(shù)字信號(hào)的共同返回路徑，可以考慮模擬和數(shù)字模塊分離，以使模擬信號(hào)不會(huì)與數(shù)字信號(hào)混合。

分割模擬和數(shù)字部分時(shí)應(yīng)注意以下事項(xiàng)：

建議將敏感的模擬元件(如放大器和基準(zhǔn)電壓源)放置在模擬平面內(nèi)。類似地，高噪聲的數(shù)字元件(如邏輯控制和時(shí)序模塊)必須放在另一側(cè)/數(shù)字平面上。

如果系統(tǒng)包含一個(gè)具有低數(shù)字電流的混合信號(hào)模數(shù)轉(zhuǎn)換器(ADC)或數(shù)模轉(zhuǎn)換器(DAC)，則對(duì)此的處理方式可以與模擬平面中包含的模擬元件相似。

對(duì)于具有多個(gè)高電流ADC和DAC的設(shè)計(jì)，建議將模擬和數(shù)字電源分開。也就是說，AVCC必須與模擬部分綁定，而DVDD應(yīng)連接到數(shù)字部分。

微處理器和微控制器可能會(huì)占用空間并產(chǎn)生熱量。這些器件必須放置在電路板的中心以便更好地散熱，同時(shí)應(yīng)靠近與其相關(guān)的電路模塊。

2、去耦技術(shù)

電源抑制比(PSRR)是設(shè)計(jì)人員在實(shí)現(xiàn)系統(tǒng)目標(biāo)性能時(shí)必須考慮的重要參數(shù)之一。PSRR衡量器件對(duì)電源變化的靈敏度，最終將決定器件的性能。

為了保持最佳PSRR，有必要防止高頻能量進(jìn)入器件。為此，可以利用電解電容和陶瓷電容的組合將器件電源適當(dāng)去耦到低阻抗接地平面。

適當(dāng)去耦的目的是為電路運(yùn)行創(chuàng)造一個(gè)低噪聲環(huán)境。基本規(guī)則是通過提供最短路徑來使電流輕松返回。

設(shè)計(jì)人員務(wù)必注意關(guān)于每個(gè)器件的高頻濾波建議。更重要的是，該清單將用作指南，提供一般去耦技術(shù)及其正確的實(shí)施方案：

電解電容充當(dāng)瞬態(tài)電流的電荷儲(chǔ)存器，以最大程度地降低電源上的低頻噪聲，而低電感陶瓷電容用于降低高頻噪聲。另外，鐵氧體磁珠是可選的，但會(huì)增加高頻噪聲隔離和去耦。

去耦電容必須盡可能靠近器件的電源引腳放置。這些電容應(yīng)通過過孔或短走線連接到低阻抗接地平面的較大區(qū)域，以最大程度地減少附加串聯(lián)電感。

較小電容(通常為0.01μF至0.1μF)應(yīng)盡可能靠近器件的電源引腳放置。當(dāng)器件同時(shí)有多個(gè)輸出切換時(shí)，這種布置可防止運(yùn)行不穩(wěn)定。電解電容(通常為10μF至100μF)距離器件的電源 引腳應(yīng)不超過1英寸。

為使實(shí)施更輕松，可以利用器件GND引腳附近的過孔通過T型連接將去耦電容連接到接地平面，而不是創(chuàng)建走線。

以上便是小編此次帶來的有關(guān)混合信號(hào)PCB分區(qū)設(shè)計(jì)的全部?jī)?nèi)容，十分感謝大家的耐心閱讀，想要了解更多相關(guān)內(nèi)容，或者更多精彩內(nèi)容，請(qǐng)一定關(guān)注我們網(wǎng)站哦。