本文中，小編將對數模轉換器予以介紹，如果你想對它的詳細情況有所認識，或者想要增進對它的了解程度，不妨請看以下內容哦。

一、數模轉換器建立時間

DAC的建立時間與運算放大器建立時間有著驚人的相似之處。另外，主要的區(qū)別在于DAC建立時間還包含停滯時間分量。停滯時間是DAC鎖存或更新輸出所用的時間。鎖存行為通常由數字信號的下降沿（稱為LDAC）觸發(fā)。LDAC與DAC輸出的交互情況如下圖所示，該圖摘自DAC8568說明書。

如果出現非常大的輸入步進，DAC將進入擺動區(qū)域，這在上面的兩幅圖中均有顯示。在擺動區(qū)域內，DAC的前進會受到壓擺率參數的限制。如果DAC確實需要擺動，那么建立時間的下一個階段將處于過載恢復狀態(tài)，緊接著是達到指定誤差頻帶所需的線性建立時間。對于DAC來說，誤差頻帶通常指定在1LSB以內。

產品說明書中針對較大步長給出了建立時間參數。例如，DAC8568的指定建立時間為5us，通常針對的范圍是從?滿量程輸出到?滿量程輸出。

切記，擺動時間占總體建立時間的絕大部分，因而如果您的輸出步長小于說明書中規(guī)定的建立時間規(guī)范，那么系統建立所用的時間就會變短。在大部分高精度應用中，建立時間是DAC的有效更新速率。

二、為什么數模轉換器需要緩沖

數模轉換器 (DAC) 的模擬輸出可以是電壓輸出，也可以是電流輸出。輸出阻抗是任何輸出類型的重要參數之一。對于電壓模式輸出，一般會應用二進制加權電阻網絡進行數模轉換。

圖1.電壓模式二進制加權電阻DAC轉換結構

如果沒有緩沖，輸出通常為高阻抗，這會導致對任何負載出現輸出電壓誤差，這時可以通過添加“緩沖器”(運算放大器)來降低阻抗。

圖2.DAC輸出緩沖

電流輸出DAC具有代碼相關的輸出阻抗，因此其輸出必須在負載之前驅動虛擬接地運算放大器，以保持輸出線性度。以亞德諾半導體(Analog Devices)的AD5545 為例

電流輸出IOUT連接到運算放大器反相輸入，因此運算放大器充當I-V轉換器。

這樣一來，VOUT僅會參考VREF值，因而提高了DAC的輸出穩(wěn)定性。

圖3.電流模式二進制加權電阻DAC轉換結構

“緩沖”DAC表示輸出經過了緩沖(規(guī)格書上會予以注明)，因此輸出阻抗會很低。如果DAC未經過緩沖，則規(guī)格書中的相關參數將指定為“未加載”。

此外，廠商還向市場提供“無緩沖DAC”。這樣做的好處是，設計者可以選擇適合其應用的放大器，例如更高的電流驅動、更大的電源范圍或更多的帶寬、放大器等，因而提高了設計的自由度。

最后，小編誠心感謝大家的閱讀。你們的每一次閱讀，對小編來說都是莫大的鼓勵和鼓舞。希望大家對數模轉換器已經具備了初步的認識，最后的最后，祝大家有個精彩的一天。