在清晰、干凈、理論的二元世界中,信號只存在于兩個明確的狀態(tài),通常稱為1和0(1和0)。然而,當(dāng)工程專業(yè)的學(xué)生、業(yè)余愛好者和僅限于數(shù)字的專業(yè)人士進(jìn)入實(shí)際的電路和系統(tǒng)世界時,他們發(fā)現(xiàn)二進(jìn)制電路有三個狀態(tài):1,0和未定義(或不確定)。
這種最后的狀態(tài)是不可取的,會導(dǎo)致電路和系統(tǒng)故障,操作不穩(wěn)定,甚至是硬故障,所以在幾乎所有的設(shè)計中都必須避免。幸運(yùn)的是,這是相當(dāng)容易實(shí)現(xiàn)的。請注意,從技術(shù)上講,"二進(jìn)制"是"數(shù)字"的一個特殊情況和子集,但這兩個術(shù)語通常是互換使用的。
這個常見問題將探索上拉和下拉電阻的作用,以確保二進(jìn)制(數(shù)字)電路點(diǎn)無可爭議地在一個明確的1或0的水平上,并且間歇狀態(tài)不能發(fā)生。這些電阻器通常用于與單片機(jī)輸入/輸出(I/O)針或其他數(shù)字門接口開關(guān)或其他組件。許多微控制器包括它們,但其他的卻沒有,允許界面的靈活性。
問:數(shù)字電路邏輯級別的現(xiàn)實(shí)是什么?
A: 數(shù)字邏輯電路實(shí)際上有三種邏輯狀態(tài):高、低和"浮動"(或高阻抗);后者是不確定的。當(dāng)用儀表進(jìn)行探測時,它可能會出現(xiàn)在它們之間的高、低或交替,但這是誤導(dǎo)性的,它不是一個有效的邏輯級讀數(shù)。
問:這是電路輸入和輸出的問題嗎?
A: 是的,您可以有一個浮動輸入或輸出.它們可能有不同的"外表"和影響,盡管有相同的根本原因。
問:當(dāng)觀察實(shí)際電路中的邏輯水平時,是否有基本的原則要牢記?
A: 是的,有兩種情況:1)電流需要一個流動路徑,2)電壓只在兩個已知點(diǎn)之間定義時才有意義。當(dāng)然,電壓和電流并存和相互作用,你需要了解一個人的行動來了解另一個。
問:對電路中的浮動信號的關(guān)注是否與輸入點(diǎn)和輸出點(diǎn)有關(guān)?
A: 是的。輸入是雙極晶體管的底座或CMOS晶體管的閘門( Figure 1), 輸出驅(qū)動基座或閘門來自另一個IC,或可能是一個離散的機(jī)械開關(guān)。在輸入和輸出案例中,關(guān)注點(diǎn)非常相似。
圖1雙極晶體管(左)和CMOS晶體管(右)的輸入和輸出結(jié)構(gòu)得出的結(jié)論是,如果沒有適當(dāng)?shù)倪B接安排,除了1和0的二元邏輯級之外,還可能存在一個未定義的狀態(tài)。
圖2沒有通過電阻連接到電力軌,邏輯門輸入是浮動的,當(dāng)開關(guān)打開時不是在1或0,而當(dāng)開關(guān)關(guān)閉時,它是在一個固定的邏輯0。
拉起與拉下電阻
什么是拉高電阻?什么是拉下電阻?
A: 拉起電阻是一種電阻,用來確保在沒有輸入信號的情況下,電路點(diǎn)"拉"到一個高邏輯水平;拉下電阻確保電路點(diǎn)太低(幾乎總是"地面"或普通)。這些電阻器被用來正確地偏置數(shù)字閘門的輸入,以阻止它們隨意漂浮。它們也用于數(shù)字門的輸出。
問:我們能看到這個"正在進(jìn)行中"嗎?"
A: 考慮一個簡單的打開/關(guān)閉按鈕開關(guān)連接到一個邏輯門的輸入(記住,在現(xiàn)實(shí)世界中,門是由雙極或CMOS晶體管構(gòu)成的;它們不是某種抽象概念)。從電的角度看,開關(guān)看起來像短路或開路--非常簡單。
如沒有拉拔電阻( 圖2 ),當(dāng)開關(guān)打開時,邏輯門輸入是浮動的,而不是在1或0;當(dāng)開關(guān)關(guān)閉時,輸入是硬連接到地面,邏輯0。
圖3當(dāng)開關(guān)打開時,添加拉高電阻確保邏輯1狀態(tài)。
考慮相同的輸入,但有一個拉高電阻( 圖3 ).
當(dāng)開關(guān)打開時,閘門輸入的電壓被拉到輸入電壓的水平(根據(jù)電路設(shè)計及其設(shè)計,被指定為VIN、VCC、VDS或電源軌),并符合邏輯1。當(dāng)開關(guān)關(guān)閉時,閘門處的輸入電壓直接落到地面上.
簡而言之,當(dāng)你有一個低的默認(rèn)阻抗時,你必須使用拉高電阻,并希望將信號拉到"高"。'
問:對于一個"硬"觸點(diǎn)關(guān)閉開關(guān)來說,這一切都是有意義的,但是它如何應(yīng)用于由另一個數(shù)字邏輯門的輸出驅(qū)動的輸入呢?
A: 如果你畫出電路的示意圖和模型,這是一個非常相似的情況。當(dāng)驅(qū)動輸出量低時,地面阻抗低,幾乎但不完全短路;當(dāng)輸出量高時,有高阻抗路徑,實(shí)際上沒有電流流動,幾乎是一個開路。
圖4拉下電阻配置提供了對拉上電阻的作用補(bǔ)充。
問:輸入上的下拉電阻器怎么樣?
A: 除了作為它的補(bǔ)充之外,這是相同的原則( 圖4 )。當(dāng)開關(guān)打開時,閘門輸入的電壓被拉到地面。當(dāng)開關(guān)關(guān)閉時,閘門的輸入電壓變?yōu)閂IN.電壓水平實(shí)際上會在沒有電阻的兩個電壓之間浮動。當(dāng)將輸入電壓拉到地面以防止輸入出現(xiàn)未定義狀態(tài)時,拉下電阻將邏輯信號保持在接近零電壓(0V)的位置。
問:您能簡單地比較和對比上拉和下拉電阻器的安排嗎?
A: 圖5 只是簡單概述了它們的相關(guān)屬性。
圖5拉上和拉下電阻器模式有一些不同之處,盡管它們只涉及改變電路拓?fù)渲幸粋€組件的位置。
問:在閘門的輸出端,甚至是基本晶體管的輸出端,怎么樣?
A: 這是一個類似的問題。如果輸出收集器或排水管連接到"無",它就會浮起來,無法達(dá)到0或1的真實(shí)邏輯,因?yàn)闆]有電流路徑。由于這個原因,大多數(shù)邏輯門都有內(nèi)置的上拉或下拉輸出電阻。
圖6這個開放收集器配置使用無處不在的2N3904雙極晶體管(在本例中)可以給外部負(fù)載提供能量或去能量。
問:為什么我有時會看到有"開放收集器"或"開放排水管"輸出的蓋茨?
A: 當(dāng)你需要晶體管的輸出來驅(qū)動外部的"現(xiàn)實(shí)世界"負(fù)載時,這是需要的。開放收集器輸出是指連接到晶體管收集器的輸出(這里是NPN器件)( 圖6 )。NPN晶體管允許電流下沉到地面(更正確地稱之為共同電路)。
通過使用打開的收集器或排水管,您可以使負(fù)載功能作為拉上電阻。負(fù)載可以是離散的電阻、繼電器、電動機(jī)、燈具、LED或其他元件.
下一節(jié)討論來源和下沉電流,以及電阻尺寸。