正如我們許多人所知，集成電路或IC是許多小電路在一個小封裝中的組合，它們一起執(zhí)行任務(wù)。像運算放大器或555定時器IC是由許多晶體管、觸發(fā)器、邏輯門和其他組合數(shù)字電路組合而成的。類似地，觸發(fā)器可以通過使用邏輯門的組合來構(gòu)建，邏輯門本身可以通過使用幾個晶體管來構(gòu)建。

邏輯門是許多數(shù)字電子電路的基礎(chǔ)。從基本的觸發(fā)器到微控制器，邏輯門形成了比特如何存儲和處理的基本原理。它們使用算術(shù)邏輯說明系統(tǒng)的每個輸入和輸出之間的關(guān)系。有許多不同類型的邏輯門，每一個都有不同的邏輯，用于不同的目的。但本文的重點將放在OR門上，因為稍后我們將使用BJT晶體管電路構(gòu)建OR門，類似于我們之前構(gòu)建的AND門晶體管電路。

OR邏輯門

OR門實現(xiàn)布爾“析取”，也就是說，它有助于找到給定二進制輸入的最大值。

或門的電路符號如圖1所示，曲線端為輸入，尖端為輸出。它們遵循的邏輯很簡單，如果任何一個輸入為真，或者輸入A或輸入B為真，輸出為真。OR門真值表如下所示。

這個原則可以擴展到需要的任意多個輸入，如果任何一個(或至少一個)輸入為真，則輸出為真。在本文中，我們將使用晶體管構(gòu)建一個OR邏輯門，如果您想了解更多關(guān)于OR門及其工作原理，您可以查看OR門文章的基礎(chǔ)知識。

部分要求

?NPN小信號晶體管(2N2222、BC547等)

?1 k電阻

?10 k電阻

或門使用晶體管-電路圖

第一個版本的OR門是最簡單的一個-它由兩個并聯(lián)的發(fā)射極跟隨器共享一個共同的發(fā)射極電阻。

上面的電路圖顯示了使用NPN晶體管構(gòu)建OR門的最簡單方法。當(dāng)輸入A保持高位時，小電流通過晶體管Q22的基極。這使Q22接通，并且(相對)大電流從集電極流向發(fā)射極。電流通過發(fā)射極電阻下降。發(fā)射極電阻兩端的電壓為VCC - 0.7V，因此輸出“跟隨”輸入，增益略小于1。當(dāng)輸入B保持高位時也會發(fā)生同樣的事情。當(dāng)兩個輸入端都保持高電平時，兩個晶體管都是有效的，但是相同的電壓在發(fā)射極電阻上下降，輸出端仍然是高電平。該電路表現(xiàn)出完美的或行為。將開關(guān)和led連接到輸入，可以更好地顯示電路的行為，如下圖所示。

情況1：當(dāng)兩個輸入都低時，輸出低

案例2：當(dāng)一個輸入低而另一個輸入高時，輸出高

情況3：反之，當(dāng)其他輸入低時，輸出高

案例4：最后，當(dāng)兩個輸入都高時，輸出也高

正如您所看到的，電路正在工作，并遵循我們之前討論過的真值表。如果你對這個粗糙的電路感到滿意，你可以停在這里，但如果你想對電路進行一些改進，請繼續(xù)閱讀。

使用晶體管的OR門-改進版本

上面所示的電路是一個非常簡單的OR門實現(xiàn)，但由于一些原因，這種電路很少用于ic的制造。如果我們將一個輸入連接到VCC，一個開關(guān)連接到另一個輸入，探測輸入和開關(guān)，并在開關(guān)的上升沿上觸發(fā)，我們注意到一個小問題。

輸出只在一段時間后才變高，即對輸入沒有立即響應(yīng)。從輸入到輸出所花費的時間稱為傳播延遲。當(dāng)輸入被移除時也會發(fā)生同樣的事情。輸出需要一些時間才能返回地面。

這是因為晶體管的基極電容。一種解決方案是降低所有電阻器的值，以便更多的電流流動和電容被快速充電。但這將導(dǎo)致過多的功耗。為了避免這種情況，我們在基極電阻上增加了兩個小的(<10nF)“加速”電容器，以減少“存儲”時間。

另一個問題是，這個電路吸收的電流不能和它輸出的電流一樣多。采購不是問題，因為至少有一個晶體管打開(當(dāng)至少一個輸入高時)直接連接到輸出，因此輸出可以提供相當(dāng)大的電流。

然而，當(dāng)晶體管關(guān)斷時，只有1K電阻把輸出拉下來，吸收電流是有限的。為了使驅(qū)動對稱，增加了一個輸出推挽級。這兩種修改都大大減少了上升和下降的傳播延遲。

OR門的應(yīng)用

與與門一起，或門構(gòu)成了所有邏輯電路的一個組成部分。例如，如果微控制器需要監(jiān)控10個輸入，則10個輸入OR門將告訴控制器是否有任何一個輸入是高的，而不需要10個輸入引腳。

本文編譯自circuitdigest