正如我們?cè)S多人所知，集成電路或IC是許多小電路在一個(gè)小封裝中的組合，它們一起執(zhí)行任務(wù)。像運(yùn)算放大器或555定時(shí)器IC是由許多晶體管、觸發(fā)器、邏輯門(mén)和其他組合數(shù)字電路組合而成的。類(lèi)似地，觸發(fā)器可以通過(guò)使用邏輯門(mén)的組合來(lái)構(gòu)建，邏輯門(mén)本身可以通過(guò)使用幾個(gè)晶體管來(lái)構(gòu)建。

邏輯門(mén)是許多數(shù)字電子電路的基礎(chǔ)。從基本的觸發(fā)器到微控制器，邏輯門(mén)形成了比特如何存儲(chǔ)和處理的基本原理。它們使用算術(shù)邏輯說(shuō)明系統(tǒng)的每個(gè)輸入和輸出之間的關(guān)系。有許多不同類(lèi)型的邏輯門(mén)，每一個(gè)都有不同的邏輯，用于不同的目的。但本文的重點(diǎn)將放在OR門(mén)上，因?yàn)樯院笪覀儗⑹褂肂JT晶體管電路構(gòu)建OR門(mén)，類(lèi)似于我們之前構(gòu)建的AND門(mén)晶體管電路。

OR邏輯門(mén)

OR門(mén)實(shí)現(xiàn)布爾“析取”，也就是說(shuō)，它有助于找到給定二進(jìn)制輸入的最大值。

或門(mén)的電路符號(hào)如圖1所示，曲線端為輸入，尖端為輸出。它們遵循的邏輯很簡(jiǎn)單，如果任何一個(gè)輸入為真，或者輸入A或輸入B為真，輸出為真。OR門(mén)真值表如下所示。

這個(gè)原則可以擴(kuò)展到需要的任意多個(gè)輸入，如果任何一個(gè)(或至少一個(gè))輸入為真，則輸出為真。在本文中，我們將使用晶體管構(gòu)建一個(gè)OR邏輯門(mén)，如果您想了解更多關(guān)于OR門(mén)及其工作原理，您可以查看OR門(mén)文章的基礎(chǔ)知識(shí)。

部分要求

?NPN小信號(hào)晶體管(2N2222、BC547等)

?1 k電阻

?10 k電阻

或門(mén)使用晶體管-電路圖

第一個(gè)版本的OR門(mén)是最簡(jiǎn)單的一個(gè)-它由兩個(gè)并聯(lián)的發(fā)射極跟隨器共享一個(gè)共同的發(fā)射極電阻。

上面的電路圖顯示了使用NPN晶體管構(gòu)建OR門(mén)的最簡(jiǎn)單方法。當(dāng)輸入A保持高位時(shí)，小電流通過(guò)晶體管Q22的基極。這使Q22接通，并且(相對(duì))大電流從集電極流向發(fā)射極。電流通過(guò)發(fā)射極電阻下降。發(fā)射極電阻兩端的電壓為VCC - 0.7V，因此輸出“跟隨”輸入，增益略小于1。當(dāng)輸入B保持高位時(shí)也會(huì)發(fā)生同樣的事情。當(dāng)兩個(gè)輸入端都保持高電平時(shí)，兩個(gè)晶體管都是有效的，但是相同的電壓在發(fā)射極電阻上下降，輸出端仍然是高電平。該電路表現(xiàn)出完美的或行為。將開(kāi)關(guān)和led連接到輸入，可以更好地顯示電路的行為，如下圖所示。

情況1：當(dāng)兩個(gè)輸入都低時(shí)，輸出低

案例2：當(dāng)一個(gè)輸入低而另一個(gè)輸入高時(shí)，輸出高

情況3：反之，當(dāng)其他輸入低時(shí)，輸出高

案例4：最后，當(dāng)兩個(gè)輸入都高時(shí)，輸出也高

正如您所看到的，電路正在工作，并遵循我們之前討論過(guò)的真值表。如果你對(duì)這個(gè)粗糙的電路感到滿意，你可以停在這里，但如果你想對(duì)電路進(jìn)行一些改進(jìn)，請(qǐng)繼續(xù)閱讀。

使用晶體管的OR門(mén)-改進(jìn)版本

上面所示的電路是一個(gè)非常簡(jiǎn)單的OR門(mén)實(shí)現(xiàn)，但由于一些原因，這種電路很少用于ic的制造。如果我們將一個(gè)輸入連接到VCC，一個(gè)開(kāi)關(guān)連接到另一個(gè)輸入，探測(cè)輸入和開(kāi)關(guān)，并在開(kāi)關(guān)的上升沿上觸發(fā)，我們注意到一個(gè)小問(wèn)題。

輸出只在一段時(shí)間后才變高，即對(duì)輸入沒(méi)有立即響應(yīng)。從輸入到輸出所花費(fèi)的時(shí)間稱為傳播延遲。當(dāng)輸入被移除時(shí)也會(huì)發(fā)生同樣的事情。輸出需要一些時(shí)間才能返回地面。

這是因?yàn)榫w管的基極電容。一種解決方案是降低所有電阻器的值，以便更多的電流流動(dòng)和電容被快速充電。但這將導(dǎo)致過(guò)多的功耗。為了避免這種情況，我們?cè)诨鶚O電阻上增加了兩個(gè)小的(<10nF)“加速”電容器，以減少“存儲(chǔ)”時(shí)間。

另一個(gè)問(wèn)題是，這個(gè)電路吸收的電流不能和它輸出的電流一樣多。采購(gòu)不是問(wèn)題，因?yàn)橹辽儆幸粋€(gè)晶體管打開(kāi)(當(dāng)至少一個(gè)輸入高時(shí))直接連接到輸出，因此輸出可以提供相當(dāng)大的電流。

然而，當(dāng)晶體管關(guān)斷時(shí)，只有1K電阻把輸出拉下來(lái)，吸收電流是有限的。為了使驅(qū)動(dòng)對(duì)稱，增加了一個(gè)輸出推挽級(jí)。這兩種修改都大大減少了上升和下降的傳播延遲。

OR門(mén)的應(yīng)用

與與門(mén)一起，或門(mén)構(gòu)成了所有邏輯電路的一個(gè)組成部分。例如，如果微控制器需要監(jiān)控10個(gè)輸入，則10個(gè)輸入OR門(mén)將告訴控制器是否有任何一個(gè)輸入是高的，而不需要10個(gè)輸入引腳。

本文編譯自circuitdigest