近年來，模型驅(qū)動設(shè)計和統(tǒng)一建模語言(UML :Unified Modeling Language)作為一種與平臺無關(guān)的建模方法，在電子系統(tǒng)設(shè)計中得到了廣泛的關(guān)注?，F(xiàn)存的幾種UML配置文件在UML級別建模硬件組件，并自動生成代碼。其中實時和嵌入式系統(tǒng)的建模和分析[15](MARTE：Modeling and Analysis of Real-time and Embedded Systems)，在UML圖中使用了時序的屬性。在實時嵌入式系統(tǒng)建模中最常用的UML圖之一是序列圖。序列圖表示應(yīng)用程序功能、不同組件之間的交互，并允許指定“時間不變量”。圖3-2中為基于UML/MARTE建模、驗證和代碼生成流程。

Simulink是建立在Matlab之上的系統(tǒng)級建模仿真基本環(huán)境，是一個圖形化的建模工具，從某種意義上講，凡是能夠用數(shù)學方式描述的系統(tǒng)，都可以用Simulink建模，容易搭建的包括：通信系統(tǒng)物理層和數(shù)據(jù)鏈路層，控制系統(tǒng)，數(shù)字信號處理系統(tǒng)，動力學系統(tǒng)。Real-Time Workshop(RTW)是基于Simulink的目標代碼生成工具。HDL Verifier是用于驗證的工具套件，提供的驗證功能主要關(guān)注在模型仿真與生成HDL代碼的仿真結(jié)果一致性比對。在MATLAB開發(fā)環(huán)境中，要自動生成面向FPGA的目標代碼，需要使用simulink搭建算法或者系統(tǒng)的模型，然后通過RTW或者RTW提供給第三方代碼自動生成工具(如HDL Coder、Xilinx System Generator、Altera DSP Builder等)的開放接口。

起點是UML/MARTE序列圖，它描述了系統(tǒng)的行為(在組件之間的數(shù)據(jù)交換)和時序約束。從這個描述中，生成了SystemC/TLM和VHDL模型，包含檢查約束的斷言調(diào)用。因為序列圖指定實體之間的數(shù)據(jù)交換，但不指定實體內(nèi)部的處理代碼;因此，生成的代碼要用于仿真還需要鏈接到可用的知識產(chǎn)權(quán)(IP)核心庫。仿真輸入一組合適的測試臺，并生成一個約束報告。驗證過程產(chǎn)生的結(jié)果，一方面，將仿真中獲得的新的信息反饋，用于細化UML模型及其約束。另一方面，將生成的VHDL代碼合成為硬件組件(如FPGA)，從而獲得UML應(yīng)用的實際實現(xiàn)。GenERTiCA工具支持從UML模型自動生成VHDL代碼。

圖3-2 基于UML/MARTE建模、驗證和代碼生成流程

Matlab/Simulink是目前在對全流程支持最完整的一套工具，能夠提供高性能動態(tài)系統(tǒng)的仿真、分析和測試，并能夠完成從模型到代碼的轉(zhuǎn)換。通過圖形界面和基于語言的方法，使系統(tǒng)設(shè)計變得靈活易懂，易于開發(fā)和測試人員設(shè)計和調(diào)試，在國內(nèi)也有大量的技術(shù)支持并提供解決方案，因此本章節(jié)重點介紹基于Matlab/Simulink的建模和HDL代碼自動生成應(yīng)用技術(shù)。目前，基于Matlab/Simulink的模型驅(qū)動開發(fā)和HDL代碼生成技術(shù)已成功應(yīng)用于航天、航空、航海、醫(yī)療、電力、紅外成像、固態(tài)存儲、機器人控制等眾多領(lǐng)域，具體應(yīng)用包括無線數(shù)字收發(fā)器、音視頻處理、編解碼器、雷達信號處理、閃存控制器等，從原型設(shè)計到代碼實現(xiàn)平均開發(fā)時間縮短50%，典型的成功應(yīng)用情況如下：

1) Reutech 雷達系統(tǒng)公司采用基于模型的設(shè)計流程，開發(fā)艦載?？账阉骼走_核心信號處理子系統(tǒng)，完成系統(tǒng)級的仿真，自動生成75,000多行HDL代碼，節(jié)省了兩個工程師人年，該雷達系統(tǒng)最后完成了探索性的海上試驗。

2)美國的紅外熱成像技術(shù)領(lǐng)導企業(yè)FLIR在紅外攝像機的熱成像算法中應(yīng)用了模型驅(qū)動開發(fā)的方法，從概念到現(xiàn)場可測試原型的時間減少了60%，重大算法更改從重新部署到代碼實現(xiàn)，由幾周縮短為幾小時，HDL代碼重用從零增加到30%。

3) Semtech通過基于模型的設(shè)計生成VHDL代碼，加快了無線RF設(shè)備優(yōu)化的數(shù)字接收器鏈的開發(fā)，驗證時間從數(shù)周縮短為幾天，并且最終交付的代碼性能更佳。

4)日本半導體生產(chǎn)商Siglead使用HDL Coder從定點Simulink模型生成VHDL代碼，并將其部署在Xilinx Spartan-6FPGA上，開發(fā)時間由4個月變?yōu)?個月，縮短了75%，設(shè)計迭代修改從三天變?yōu)槿齻€多小時，設(shè)計人員能夠把更多的時間花在富有成效的算法開發(fā)和探索優(yōu)化設(shè)計上。

5)為了幫助心臟病學家檢測脂質(zhì)核心斑塊LCP(患有LCP更容易罹患冠心病)，紅外線公司開發(fā)了TVC成像系統(tǒng)。美國的Infraredx使用Matlab/Simulink和HDL編碼器加速TVC成像系統(tǒng)中IVUS信號和圖像處理算法的開發(fā)和FPGA實現(xiàn)，自動生成的代碼與手寫的代碼使用了相同數(shù)量的乘法器，同時使用的邏輯減少了9%，使用的內(nèi)存減少了3%。

6) Philips Healthcare的工程師使用Simulink來建模由數(shù)字RF接收機、比較器、RF波形發(fā)生器和放大器組成的架構(gòu)。引入基于模型的設(shè)計方案后，使設(shè)計問題能夠早發(fā)現(xiàn)早解決，由于HDL Coder生成代碼具有很好的規(guī)范性，使代碼生成相對于手工編寫代碼的不一致性風險降低。

7)Renesas半導體的工程師為圖像處理算法開發(fā)和實施采用了基于模型的設(shè)計，探索了多個設(shè)計優(yōu)化和替代方案并生成了高效的HDL代碼，該公司的工程師稱：“在進行優(yōu)化后，自動生成的代碼與我們最好的手工編寫代碼相比，基本上具有相同的區(qū)域和速度特性。由 HDL Coder生成的HDL代碼與手工編寫的同等HDL代碼相比，在120 MHz和275 MHz目標時鐘頻率上使用的資源稍微少一些。并且，通過使用Simulink和HDL Coder，早前沒有硬件經(jīng)驗的工程師在大概六個月內(nèi)學會了RTL設(shè)計?！?