直接數字合成(DDS)技術正在迅速發(fā)展，但UHF和微波輸出頻率的直接合成尚不實用或經濟上不可行。當前最先進的商用DDS IC(例如300 MHz AD9852單通道和AD9854正交完整DDS芯片)可為較低VHF頻譜(約120 MHz)提供可用輸出。 DDS和輸出DAC的采樣速度限制是主要瓶頸;基波DDS輸出信號不得大于采樣頻率的一半。ADI公司的下一代高速DDS IC將以900 MHz采樣速率和360 MHz可用基波輸出挑戰(zhàn)這些限制。

為了利用UHF和微波頻率下的DDS屬性，DDS通常與鎖相環(huán)(PLL)集成或在混頻器中上變頻。遺憾的是，使用 PLL 進行乘法會影響信號完整性、頻率分辨率和敏捷性。此外，使用混頻器將DSB(雙邊帶)信號上變頻為更高頻率的單邊帶可能需要困難或不可能的輸出濾波以及高質量的固定頻率本振(LO)。用于克服這些缺點的方法通常會導致需要多個PLL或混頻器/濾波器/振蕩器級。

以下是使用上述AD9854正交完全DDS和新器件AD8346正交調制器(相位精度在1度以內，幅度平衡在1900 MHz時)將單級上變頻至800至2500 MHz頻率的改進且經濟的方法。上變頻抑制載波單邊帶信號在整個頻率范圍內顯示>36 dB的典型LO和不需要邊帶頻率抑制。此外，所有DDS信號質量都得以保留，同時將上變頻的不需要的產物降至最低。36 dB抑制足以滿足許多應用的需求，這種4000×的無用信號功率抑制將大大降低輸出濾波器的復雜性，或者提高在要求更高的應用中進行有效濾波的可行性。

要在上限和下邊帶之間進行選擇，只需在AD8346調制器輸入引腳上反轉或交換正交DDS信號，I表示Q，Q表示I。AD9854 DDS提供多種調制模式(AM、FM、PSK和FSK)。除了敏捷的單頻信號外，它還提供數字和模擬通信功能，從而增強了該應用的實用性。

正交DDS信號的上變頻只是AD8346正交調制器可以完成的一個例子。事實上，它可以對任何正交模擬基帶信號(直流至70 MHz)進行上變頻，并具有類似的邊帶抑制。

正交 SSB 上變頻

AD8346正交調制器具有出色的SSB上變頻性能，允許基帶信號直接調制800 MHz至2.5 GHz的本振(LO)頻率，冗余邊帶和LO頻率抑制典型值為36 dB。上變頻信號可以是跳頻、擴頻或靜止的;未調制或寬帶調制，在允許的輸入帶寬內。對于DDS合成的上變頻正交信號，圖1中的框圖顯示了AD9854輸出信號如何施加到AD8346差分“基帶調制”輸入端，以便在LO頻率附近實現SSB上變頻。

圖1.正交 DDS SSB 上變頻

在正交上變頻中，兩個混頻器由正弦和余弦LO驅動，它們在內部來自用戶提供的單端高質量振蕩器?；祛l器饋送正弦和余弦基帶信號(濾波后的DDS輸出信號)，以圍繞固定LO對稱上變頻。兩個混頻器輸出在內部相加，以添加同相分量并抑制混頻器輸出的正交分量。最終結果(無需額外濾波)是抑制載波、單邊帶、–10dBm和50歐姆阻抗的電壓輸出，頻率是LO和基帶信號之和或差值，加上LO和相反邊帶的抑制殘余。

正交調制需要精確的相位關系，并不是一個新概念。五十年前，正交調制的最初用途之一是產生單邊帶無線電電話信號;它被稱為“相位法”。然而，“濾波器方法”成為首選，因為使用模擬方法不容易在可觀帶寬上保持正交相位關系。這兩種方法都主要在低中頻頻率下使用，目的是去除冗余邊帶并消除“載波”。

AD9854 DDS使用300 MHz時鐘源產生直流至>120 MHz的數字精密正交輸出信號(典型精度為十分之二度)。在圖1所示的示例中，如果適當分頻，時鐘可以從高質量LO得出。AD8346的正交相位誤差在其800至2500 MHz輸出范圍內典型值為1度。這些器件包括一個“芯片組”，可以在從擴頻到電視的許多寬帶數字和模擬通信方案中很好地發(fā)揮作用。

Doug Smith 在 1998 年 3 月/4 月發(fā)行的 QEX：通信實驗者論壇雜志上撰寫的一篇文章“信號、樣本和東西：DSP 教程(第 1 部分)”中提供了更完整的解釋，包括模擬和數字正交調制以及 SSB 上變頻的基本數學分析。欲了解更多信息，請聯系美國無線電中繼聯盟，地址：225 Main Street， Newington， CT 06111， http://www.arrl.org/qex。

為了更好地理解正交上變頻的優(yōu)點，比較兩種生成基于UHF和微波DDS的信號的常用方法可能會有所啟發(fā)：DDS/PLL倍頻和單級混頻器上變頻。

鎖相環(huán)/滴失控器乘法

將DDS信號乘以UHF和微波頻率很容易且經濟，但代價是：DDS提供的優(yōu)勢幾乎在每個理想屬性中都會降低，包括相位噪聲規(guī)格、新頻率采集時間、頻率分辨率和無雜散動態(tài)范圍(SFDR)。確實存在可降低信號衰減的PLL/DDS/混頻器/濾波器組合，但這種多級實現的復雜性和成本可能無法容忍。圖2顯示了典型的DDS/PLL實現方案。

圖2.使用 LMX1501A PLL 評估板和 AD9851 DDS 的 DDS 和 PLL 集成示例

PLL輸出相位噪聲是一種明顯且易于觀察到的現象;其放大倍率會降低性能，與PLL的倍增因子成比例(以dB表示，20 log F表示)外/F在).例如，如果將10 MHz處的DDS信號頻率乘以100，從PLL產生1 GHz的輸出，則PLL環(huán)路帶寬內的輸出相位噪聲將比原始輸入信號大約40 dB。此外，PLL環(huán)路帶寬內的雜散信號或“雜散”將增加相同的量。這可能導致不可接受的雜散電平比DDS輸入信號高40dB。

什么是相位平衡

相位平衡是指振蕩器輸出的兩個正交信號的相位差應保持穩(wěn)定的狀態(tài)，以保證輸出信號的精度和穩(wěn)定性。相位平衡差如果過大，將導致信號的失真和誤差增大，影響系統(tǒng)整體性能。

如何檢測相位平衡

為了判斷振蕩器的相位平衡狀態(tài)，通常需要檢測振蕩器的兩個輸出信號的振蕩頻率，并使用相位計算器比較它們的相位差。如果相位差很小，則可以認為振蕩器具有良好的相位平衡性能。

影響相位平衡的因素

1. 振蕩器的制造工藝和制造質量;

2. 振蕩器的工作環(huán)境和溫度等外部因素;

3. 信號處理電路和電源的質量和穩(wěn)定性;

4. 電路設計的合理性和可靠性等。

相位平衡對系統(tǒng)性能的影響

相位平衡是保證系統(tǒng)性能穩(wěn)定的重要指標之一。相位不平衡將導致輸出信號的失真和誤差增大，降低系統(tǒng)精度和穩(wěn)定性。因此，在系統(tǒng)設計和制造過程中，必須保證振蕩器具有良好的相位平衡性能，以確保系統(tǒng)整體性能可靠和精度高。

結論

相位平衡是保證振蕩器輸出信號精度和穩(wěn)定性的重要指標，通過檢測振蕩器的兩個輸出信號的振蕩頻率，并使用相位計算器比較它們的相位差，可以判斷振蕩器的相位平衡狀態(tài)。同時，在系統(tǒng)設計和制造過程中，必須注意振蕩器的制造工藝和制造質量，以及外部環(huán)境和電路設計的合理性，以確保系統(tǒng)整體性能可靠和精度高。