在當今科技飛速發(fā)展的時代，芯片作為各種電子設備的核心組件，其設計的復雜性和性能要求正與日俱增。芯片開發(fā)者長期面臨著極高設計復雜度與縮短產品上市時間的雙重巨大壓力。在此背景下，任何有助于提升設計開發(fā)效率、加速決策制定速度以及推進其他進度的舉措，都顯得彌足珍貴。而近年來，人工智能(AI)技術的迅猛發(fā)展，為芯片設計領域帶來了全新的曙光，尤其是人工智能驅動的動態(tài)自適應流程，正逐漸成為引領高效創(chuàng)新的關鍵力量。

傳統(tǒng)芯片設計流程的困境

以往，大公司與設計公司通常會組建集中團隊，試圖為所有設計打造統(tǒng)一的流程。然而，這種看似標準化的流程卻存在諸多弊端。一方面，由于要兼顧各類不同特點的設計，對于簡單設計分區(qū)而言，該流程往往顯得過于復雜，導致不必要的資源浪費和時間消耗;另一方面，對于要求嚴格的設計分區(qū)，統(tǒng)一流程又難以做到充分調優(yōu)，無法滿足其對高性能、低功耗等特定需求。此外，設計團隊在遵循特定應用設置時，在設計實施過程中可調整設置的空間極為有限，缺乏足夠的靈活性來應對各種復雜多變的設計場景。這一系列問題嚴重制約了芯片設計的效率和質量提升，迫切需要一種全新的解決方案來打破僵局。

人工智能驅動的動態(tài)自適應流程嶄露頭角

新思科技作為人工智能驅動的電子設計自動化(EDA)領域的先驅，近期通過原生集成 DSO.ai，為 Fusion Compiler 帶來了強大的人工智能能力升級，其核心便是人工智能驅動的動態(tài)自適應流程。這一創(chuàng)新解決方案猶如一把利劍，精準地解決了傳統(tǒng)流程所面臨的難題。它能夠依據(jù)實時監(jiān)測的數(shù)據(jù)，動態(tài)地調整設計流程與引擎啟發(fā)式算法，從而極大地強化了從寄存器傳輸級(RTL)到圖形數(shù)據(jù)系統(tǒng) II(GDSII)的整個流程。與傳統(tǒng)預先固定流程順序的方式不同，該人工智能系統(tǒng)具備高度的智能靈活性，它能夠根據(jù)當前設計的獨特特征與挑戰(zhàn)，動態(tài)地調整引擎和流程，無論是在主要流程步驟之間，還是在外部代理難以觸及的子流程步驟內部，都能實現(xiàn)精準且靈活的調整。

通過持續(xù)對設計指標和趨勢進行監(jiān)測，人工智能系統(tǒng)能夠自主執(zhí)行一系列優(yōu)化操作：當發(fā)現(xiàn)當前優(yōu)化啟發(fā)式算法或方法效果不佳時，它可以迅速選用其他更合適的算法或方法;為了縮短周轉時間，它能夠執(zhí)行選擇性優(yōu)化步驟，合理分配計算資源;在提升收斂性方面，人工智能可以巧妙地重排子流程步驟，使設計過程更加順暢;針對特定設計挑戰(zhàn)，它還能強化子流程步驟，增強應對問題的能力;一旦陷入次優(yōu)結果，人工智能能夠果斷地換方法重新執(zhí)行前序步驟，從而擺脫困境，確保設計朝著最優(yōu)方向發(fā)展。

不斷學習進化的智能引擎

驅動自適應流程的人工智能在投入使用前，已在工廠進行了充分的預訓練，這使得它能夠快速得出可靠的結果。與通用人工智能優(yōu)化應用相比，其計算需求降低了 5 - 10 倍，大大減輕了計算資源的負擔。更為重要的是，在實施過程中，該人工智能系統(tǒng)并非一成不變，而是具備持續(xù)學習的能力。在監(jiān)控設計流程并實時調整的過程中，它會從每次行動的結果中不斷汲取經驗教訓。隨著時間的推移，這種持續(xù)學習機制能夠顯著提升其驅動決策與優(yōu)化的準確性，使其能夠更好地適應各種復雜多變的設計需求。

此外，若有額外的計算資源可供利用，人工智能的效率將得到進一步提升。它能夠并行探索多種自適應策略，在所有運行過程中橫向拓展其學習空間，從而獲取更廣泛的信息與洞察。這種強大的學習能力有助于它在每個設計實施流程的每個細微步驟中，精準地掌握最佳優(yōu)化策略，為芯片設計提供全方位、精細化的支持。其卓越的微調能力是人類難以企及的，無論是對于經驗豐富的專家，還是普通的設計用戶，都具有至關重要的意義，能夠幫助他們在芯片設計過程中實現(xiàn)更高的效率和更好的設計質量。

顯著的性能改進成果

盡管將人工智能驅動的流程與專家工程師規(guī)劃的流程進行全面、精準的對比存在一定難度，但新思科技新推出的自適應流程已經展現(xiàn)出了令人矚目的成效。以最新版 Fusion Compiler 為例，在僅使用 5 個計算資源的情況下，就成功實現(xiàn)了功耗降低達 7%、面積縮減達 2% 的顯著改進。對于那些針對高性能計算(HPC)或移動設計分區(qū)構建了高度優(yōu)化流程的半導體公司而言，這些看似微小的改進實則蘊含著巨大的潛力，它們有可能大幅提升產品質量，同時顯著縮短產品上市時間，從而在激烈的市場競爭中搶占先機。

從更廣泛的范圍來看，在所有用戶和應用場景中，新的自適應流程達成功耗、性能和面積(PPA)目標的時間相比現(xiàn)有流程快了 2 - 3 倍。眾多客戶在試用新流程后反饋，不僅 PPA 指標得到了顯著改善，而且部署過程更加簡便，計算量大幅減少，整個流程也得到了全面優(yōu)化。這些實際應用中的積極反饋充分證明了人工智能驅動的動態(tài)自適應流程在芯片設計領域的強大優(yōu)勢和巨大價值，它正逐漸成為推動芯片設計行業(yè)變革的核心力量。

開啟芯片設計的全新未來

在人工智能技術的有力支持下，F(xiàn)usion Compiler 的全新自適應流程功能無疑標志著芯片設計與開發(fā)領域的一次重大飛躍。它通過實時監(jiān)測、動態(tài)調整和優(yōu)化設計流程及引擎啟發(fā)式算法，為實現(xiàn)性能、設計效率與上市時間方面的全面提升帶來了新的希望。隨著時間的不斷推移，這一創(chuàng)新的人工智能系統(tǒng)將持續(xù)學習進化，不斷挖掘自身潛力，為芯片設計行業(yè)帶來更多意想不到的效益。它將深刻地重塑芯片設計的未來發(fā)展格局，推動整個行業(yè)朝著更加高效、智能、創(chuàng)新的方向大步邁進，助力芯片設計在面對日益增長的復雜需求時，能夠持續(xù)突破技術瓶頸，創(chuàng)造出更多性能卓越、功能強大的芯片產品，為全球科技產業(yè)的蓬勃發(fā)展奠定堅實基礎。