基于多個(gè)高功率應(yīng)用案例，我們可以觀察到功率模塊與分立MOSFET并存的明顯趨勢(shì)，兩者在10kW至50kW功率范圍內(nèi)存在顯著重疊。雖然模塊更適合這個(gè)區(qū)間，但分立MOSFET卻能帶來(lái)獨(dú)特優(yōu)勢(shì)：設(shè)計(jì)自由度更高和更豐富的產(chǎn)品組合。當(dāng)單個(gè) MOSFET 無(wú)法滿足功率需求時(shí)，再并聯(lián)一顆MOSFET即可解決問(wèn)題。

然而，功率并非是選用并聯(lián)MOSFET的唯一原因。正如本文所提到的，并聯(lián)還可以降低開(kāi)關(guān)能耗，改善導(dǎo)熱性能?？紤]到熱效應(yīng)對(duì)導(dǎo)通損耗的影響，并聯(lián)功率開(kāi)關(guān)管是降低損耗、改善散熱性能和提高輸出功率的有效辦法。然而，并非所有器件都適合并聯(lián)， 因?yàn)閰?shù)差異會(huì)影響均流特性。本文將深入探討該問(wèn)題，并展示ST第三代SiC MOSFET如何完美適配并聯(lián)應(yīng)用。

分立MOSFET和功率模塊

分立器件采用單管封裝形式(每個(gè)封裝僅含單個(gè)MOSFET或二極管)，可靈活選擇通孔插裝(THT)或表面貼裝(SMD)封裝。這種形式對(duì)拓?fù)湓O(shè)計(jì)和混合封裝應(yīng)用沒(méi)有任何限制。

功率模塊則截然不同：其內(nèi)部器件按特定拓?fù)?如全橋)集成，一旦封裝完成，既無(wú)法修改拓?fù)湟膊荒苷{(diào)整器件參數(shù)。因此在原型設(shè)計(jì)階段，工程師需要投入更多精力進(jìn)行仿真驗(yàn)證，而使用分立器件時(shí)能直接進(jìn)行實(shí)物測(cè)試。

功率模塊有兩大優(yōu)點(diǎn)：

· 功率耗散：功率模塊的橫截面結(jié)構(gòu)通常包括散熱基板、陶瓷電氣絕緣層以及銅平面走線，硅或碳化硅芯片(如MOSFET)通過(guò)燒結(jié)工藝直接連接在銅走線上。這種設(shè)計(jì)在散熱方面具有顯著優(yōu)勢(shì)：散熱基板可直接與散熱器接觸，無(wú)需額外電氣絕緣，兩者之間僅需導(dǎo)熱界面材料(TIM，如導(dǎo)熱硅脂)即可實(shí)現(xiàn)高效熱傳導(dǎo)。

· 模塊的另一大優(yōu)勢(shì)在于縮短換流回路，這一點(diǎn)雖比散熱設(shè)計(jì)更復(fù)雜，但效果極為關(guān)鍵，能有效降低寄生參數(shù)。走線本身具有電阻和電感，長(zhǎng)度越長(zhǎng)，寄生效應(yīng)越嚴(yán)重：電阻會(huì)因流經(jīng)的RMS電流產(chǎn)生不可忽視的導(dǎo)通損耗;電感則會(huì)在電流變化時(shí)引發(fā)電壓過(guò)沖，開(kāi)關(guān)速度越快，電壓尖峰越高，甚至可能損壞器件。

在以下方面，分立器件難以與模塊相比：

· 散熱設(shè)計(jì)：分立器件的散熱基板通常不絕緣且與MOSFET漏極相連，因此導(dǎo)熱界面材料需同時(shí)滿足絕緣和導(dǎo)熱需求。

· 走線長(zhǎng)度：分立器件芯片間的走線長(zhǎng)度較長(zhǎng)。電流通過(guò)鍵合線流至封裝引線，然后流至PCB，再返回。

在模塊中，器件并聯(lián)非常簡(jiǎn)單：兩顆芯片并列安裝，其余節(jié)點(diǎn)通過(guò)短鍵合線連接。走線更短且熱耦合性能更優(yōu)。

分立器件之間的熱耦合性能不如模塊好。熱量從芯片到封裝，再通過(guò)導(dǎo)熱界面材料 (TIM) 到達(dá)散熱器，再到其他 MOSFET。每種介質(zhì)以及它們之間的每次轉(zhuǎn)換都會(huì)產(chǎn)生熱阻，導(dǎo)致溫度梯度。

并聯(lián)分立MOSFET的動(dòng)機(jī)

盡管存在上述局限，分立MOSFET并聯(lián)仍具備不可替代的優(yōu)勢(shì)：設(shè)計(jì)靈活性、參數(shù)可擴(kuò)展性、供應(yīng)鏈冗余以及原型驗(yàn)證便捷性。此外，并聯(lián)本身還能帶來(lái)以下物理層面的優(yōu)化：

熱阻與封裝散熱面積成反比。若將損耗均分至兩個(gè)相同器件，總散熱面積翻倍，單個(gè)封裝的熱耗減半，從而使結(jié)到散熱器的熱阻降低一半，器件實(shí)際溫度更接近散熱器溫度。

MOSFET損耗主要包含導(dǎo)通損耗和開(kāi)關(guān)損耗。 導(dǎo)通損耗由溝道導(dǎo)通電阻(RDSon)引起，并聯(lián)N個(gè)相同MOSFET可使總RDSon降至1/N。

圖 1 導(dǎo)通示例：Ch1 漏極-源極電壓、Ch4 漏極電流，Math耗散功率

開(kāi)關(guān)損耗源于開(kāi)關(guān)過(guò)程中電壓與電流的重疊(圖1)。盡管瞬態(tài)時(shí)間極短，但高壓大電流下峰值功率非常顯著。通過(guò)對(duì)功率隨時(shí)間進(jìn)行積分(曲線下方的區(qū)域)可得到特定條件下的開(kāi)通能量和關(guān)斷能量，將二者乘以開(kāi)關(guān)頻率(若條件變化則累加1秒內(nèi)的所有能量)，即可計(jì)算出開(kāi)關(guān)損耗。

給定條件是值得注意的地方，因?yàn)殚_(kāi)關(guān)能量很大程度上取決于幾種參數(shù)：瞬態(tài)時(shí)間、電壓、電流和溫度。關(guān)于并聯(lián)方案，在開(kāi)關(guān)能量的電流函數(shù)中隱藏著一些優(yōu)勢(shì)。(圖2)

圖 2 開(kāi)關(guān)能量示例：?jiǎn)蝹€(gè) MOSFET 和兩個(gè)MOSFET并聯(lián)

開(kāi)關(guān)能量的變化曲線不是線性的，略呈指數(shù)趨勢(shì)。因此，電流加倍會(huì)導(dǎo)致能量增加超過(guò)兩倍。并聯(lián)時(shí)，結(jié)果正好相反：如果將電流均分到兩個(gè)相同的器件，總開(kāi)關(guān)能量會(huì)比單個(gè)器件單獨(dú)開(kāi)關(guān)時(shí)更低。

如果我們將功率模塊中的一個(gè) MOSFET 與兩個(gè)分立 MOSFET 進(jìn)行比較，則該模塊將處于劣勢(shì)：

對(duì)比功率模塊中的單個(gè)MOSFET與分立形式的兩個(gè)MOSFET，模塊反而處于劣勢(shì)：

· 散熱路徑：由于模塊結(jié)構(gòu)不同，散熱路徑難以比較，但是，分立器件通過(guò)更大散熱面積可彌補(bǔ)結(jié)構(gòu)劣勢(shì)，甚至超越模塊性能。

· 導(dǎo)通損耗和開(kāi)關(guān)損耗：分立MOSFET并聯(lián)的導(dǎo)通損耗是功率模塊的二分之一，開(kāi)關(guān)能量損耗顯著降低，因此，并聯(lián)分立 MOSFET 在損耗方面優(yōu)勢(shì)非常明顯。

這說(shuō)明，在所述功率范圍內(nèi)，分立器件并聯(lián)與模塊方案存在性能重疊。使用更多的相同規(guī)格的器件可以提高功率，而并聯(lián)時(shí)選擇更高導(dǎo)通電阻而成本更低的器件，仍有可能在相同功率下與模塊方案競(jìng)爭(zhēng)。

熱失控——優(yōu)勢(shì)背后的隱患

MOSFET的導(dǎo)通電阻(RDSon)并非靜態(tài)參數(shù)，其數(shù)值隨電流變化，且受溫度影響更為顯著。在當(dāng)前功率范圍內(nèi)，碳化硅(SiC)MOSFET已成為主流選擇，其RDSon溫度特性遠(yuǎn)優(yōu)于硅基MOSFET。

圖3： SCT011HU75G3AG 的導(dǎo)通電阻對(duì)溫度歸一化曲線

以ST最新一代HU3PAK封裝(頂面散熱)的SCT011HU75G3AG為例(圖3)，導(dǎo)通電阻RDSon非常低，是并聯(lián)設(shè)計(jì)的理想選擇。

然而，從25°C至175°C其導(dǎo)通電阻Rdson僅上升約50%，與標(biāo)準(zhǔn)硅基MOSFET相比，這一增幅明顯更低，傳統(tǒng)硅基MOSFET在150°C(而非175℃，這是其絕對(duì)最高額定溫度)時(shí)RDSon增幅可達(dá)200%。

平坦的導(dǎo)通電阻(RDS(on))溫度曲線是理想設(shè)計(jì)特性，能使導(dǎo)通損耗隨溫度變化保持穩(wěn)定。然而，當(dāng)損耗上升時(shí)，存在熱失控風(fēng)險(xiǎn)：損耗增加導(dǎo)致溫度升高，進(jìn)而進(jìn)一步加劇損耗。這種正反饋效應(yīng)曾是硅基MOSFET的難題，但對(duì)碳化硅(SiC)器件通?？珊雎浴遣捎貌⒙?lián)配置。

為何存在這種差異?關(guān)鍵在于參數(shù)離散性，尤其是導(dǎo)通電阻RDS(on)。以型號(hào)SCT011HU75G3AG為例，其標(biāo)稱RDS(on)為11.4 mΩ，但實(shí)際可能高達(dá)15 mΩ。雖然同一批次中出現(xiàn)如此大偏差的概率較低，但我們?nèi)砸源藰O端情況分析：15 mΩ比11.4 mΩ高出32%，意味著在相同電壓下該器件承載的電流將減少32%。因此，11.4 mΩ的MOSFET會(huì)產(chǎn)生約32%的額外損耗并更易發(fā)熱。若RDS(on)隨溫度上升的斜率更大，雖然會(huì)導(dǎo)致更高損耗，但發(fā)熱更嚴(yán)重的MOSFET會(huì)通過(guò)自我調(diào)節(jié)(升溫導(dǎo)致電阻增加)使電流向低溫器件轉(zhuǎn)移。

實(shí)際應(yīng)用分析

實(shí)際應(yīng)用中的風(fēng)險(xiǎn)等級(jí)如何?由于并聯(lián)MOSFET共享散熱器(存在熱耦合)，這仍構(gòu)成嚴(yán)重威脅。為驗(yàn)證此問(wèn)題，我們通過(guò)仿真進(jìn)行深入研究：假設(shè)兩個(gè)HU3PAK封裝的SCT011xx75 MOSFET(TO247封裝表現(xiàn)會(huì)更好，此處選擇更嚴(yán)苛案例)，一個(gè)RDS(on)=11.4 mΩ，另一個(gè)=15 mΩ。散熱器溫度設(shè)定為90°C，采用導(dǎo)熱界面材料(TIM)為填隙膠(導(dǎo)熱系數(shù)7 W/(m·K)，厚度0.4 mm)。在總RMS電流140A條件下，重點(diǎn)關(guān)注導(dǎo)通損耗。HU3PAK的冷卻面積為120 mm2，計(jì)算得TIM導(dǎo)致的殼到散熱器熱阻為0.476 K/W。

模擬實(shí)驗(yàn)結(jié)果

· 140 A 電流中的 63 A 流經(jīng)15 mΩ MOSFET，殼溫為 123.7°C，結(jié)溫為 139.9°C

· 其余的77 A流經(jīng)11.4 mΩ MOSFET，殼溫為 131.8°C，結(jié)溫為 151.8°C。

當(dāng)前電流失匹率為 22%，而初始值為 32%，并且兩個(gè) MOSFET 都有充足的溫度裕度，即實(shí)際溫度與最高絕對(duì)溫度的差值很大。TIM導(dǎo)熱膠的熱梯度是一個(gè)關(guān)鍵因素，在15 mΩ MOSFET中，從外殼到散熱器，溫度降幅達(dá)到 33.7°C，而另一個(gè) MOSFET則達(dá)到41.8°C。在這種情況下，TIM導(dǎo)熱膠才是真正的限制因素，而MOSFET 之間的電流失衡不是問(wèn)題。熱導(dǎo)率選定為 7 W/(m?K)，這個(gè)值不錯(cuò)，但并非最佳。幸運(yùn)的是，近期市場(chǎng)需求推動(dòng)了對(duì)此類(lèi)材料的研究，現(xiàn)在已出現(xiàn)超過(guò) 20 W/(m?K) 的電隔離間隙填充材料。

結(jié)論

功率模塊適合高功率應(yīng)用場(chǎng)景，但分立MOSFET也具備諸多優(yōu)勢(shì)，使其同樣適用于模塊的功率范圍。選擇合適的MOSFET，需要考慮哪些關(guān)鍵因素?答案是優(yōu)異的開(kāi)關(guān)性能和出色的熱管理性能。

幸運(yùn)的是，意法半導(dǎo)體的第三代 SiC MOSFET 應(yīng)運(yùn)而生，并聯(lián)時(shí)仍能保持穩(wěn)定開(kāi)關(guān)性能，其導(dǎo)通電阻RDSon 的熱變特性在降低能量損耗和有效抑制熱失控實(shí)現(xiàn)了雙重優(yōu)化。