mos管也稱場效應(yīng)管，首先考察一個更簡單的器件--MOS電容--能更好的理解MOS管。這個器件有兩個電極，一個是金屬，另一個是extrinsic silicon(外在硅)，他們之間由一薄層二氧化硅分隔開。金屬極就是GATE，而半導(dǎo)體端就是backgate或者body。他們之間的絕緣氧化層稱為gate dielectric(柵介質(zhì))。器件有一個輕摻雜P型硅做成的backgate。這個MOS 電容的電特性能通過把backgate接地，gate接不同的電壓來說明。MOS電容的GATE電位是0V。金屬GATE和半導(dǎo)體BACKGATE在WORK FUNCTION上的差異在電介質(zhì)上產(chǎn)生了一個小電場。在器件中，這個電場使金屬極帶輕微的正電位，P型硅負(fù)電位。這個電場把硅中底層的電子吸引到表面來，它同時把空穴排斥出表面。這個電場太弱了，所以載流子濃度的變化非常小，對器件整體的特性影響也非常小。

當(dāng)MOS電容的GATE相對于BACKGATE正偏置時發(fā)生的情況。穿過GATE DIELECTRIC的電場加強了，有更多的電子從襯底被拉了上來。同時，空穴被排斥出表面。隨著GATE電壓的升高，會出現(xiàn)表面的電子比空穴多的情況。由于過剩的電子，硅表層看上去就像N型硅。摻雜極性的反轉(zhuǎn)被稱為inversion，反轉(zhuǎn)的硅層叫做channel。隨著GATE電壓的持續(xù)不斷升高，越來越多的電子在表面積累，channel變成了強反轉(zhuǎn)。Channel形成時的電壓被稱為閾值電壓Vt。當(dāng)GATE和BACKGATE之間的電壓差小于閾值電壓時，不會形成channel。當(dāng)電壓差超過閾值電壓時，channel就出現(xiàn)了。mos管在電路中一般用作電子開關(guān)，在開關(guān)電源中常用MOS管的漏極開路電路，漏極原封不動地接負(fù)載，叫開路漏極，開路漏極電路中不管負(fù)載接多高的電壓，都能夠接通和關(guān)斷負(fù)載電流。是理想的模擬開關(guān)器件。這就是MOS管做開關(guān)器件的原理。當(dāng)然MOS管做開關(guān)使用的電路形式比較多了。

Source、Drain、Gate分別對應(yīng)場效應(yīng)管的三極：源極S、漏極D、柵極G(里這不講柵極GOX擊穿，只針對漏極電壓擊穿)。

1、MOSFET的擊穿有哪幾種?

先講測試條件，都是源柵襯底都是接地，然后掃描漏極電壓，直至Drain端電流達(dá)到1uA。所以從器件結(jié)構(gòu)上看，它的漏電通道有三條：Drain到source、Drain到Bulk、Drain到Gate。

這個主要是Drain加反偏電壓后，使得Drain/Bulk的PN結(jié)耗盡區(qū)延展，當(dāng)耗盡區(qū)碰到Source的時候，那源漏之間就不需要開啟就形成了 通路，所以叫做穿通(punch through)。那如何防止穿通呢?這就要回到二極管反偏特性了，耗盡區(qū)寬度除了與電壓有關(guān)，還與兩邊的摻雜濃度有關(guān)，濃度越高可以抑制耗盡區(qū)寬度延展，所以flow里面有個防穿通注入(APT：AnTI Punch Through)，記住它要打和well同type的specis。當(dāng)然實際遇到WAT的BV跑了而且確定是從Source端走了，可能還要看是否 PolyCD或者Spacer寬度，或者LDD_IMP問題了。那如何排除呢?這就要看你是否NMOS和PMOS都跑了?POLY CD可以通過Poly相關(guān)的WAT來驗證。

對于穿通擊穿，有以下一些特征：

(1)穿通擊穿的擊穿點軟，擊穿過程中，電流有逐步增大的特征，這是因為耗盡層擴展較寬，產(chǎn)生電流較大。另一方面，耗盡層展寬大容易發(fā)生DIBL效應(yīng)，使源襯底結(jié)正偏出現(xiàn)電流逐步增大的特征。

(2)穿通擊穿的軟擊穿點發(fā)生在源漏的耗盡層相接時，此時源端的載流子注入到耗盡層中，被耗盡層中的電場加速達(dá)到漏端。因此，穿通擊穿的電流也有急劇增大點，這個電流的急劇增大和雪崩擊穿時電流急劇增大不同，這時的電流相當(dāng)于源襯底PN結(jié)正向?qū)〞r的電流，而雪崩擊穿時的電流主要為PN結(jié)反向擊穿時的雪崩電流，如不作限流，雪崩擊穿的電流要大。

(3)穿通擊穿一般不會出現(xiàn)破壞性擊穿。因為穿通擊穿場強沒有達(dá)到雪崩擊穿的場強，不會產(chǎn)生大量電子空穴對。

(4)穿通擊穿一般發(fā)生在溝道體內(nèi)，溝道表面不容易發(fā)生穿通，這主要是由于溝道注入使表面濃度比濃度大造成，所以，對NMOS管一般都有防穿通注入。

(5)一般的，鳥嘴邊緣的濃度比溝道中間濃度大，所以穿通擊穿一般發(fā)生在溝道中間。

(6)多晶柵長度對穿通擊穿是有影響的，隨著柵長度增加，擊穿增大。而對雪崩擊穿，嚴(yán)格來說也有影響，但是沒有那么顯著。

這就單純是PN結(jié)雪崩擊穿了(avalanche Breakdown)，主要是漏極反偏電壓下使得PN結(jié)耗盡區(qū)展寬，則反偏電場加在了PN結(jié)反偏上面，使得電子加速撞擊晶格產(chǎn)生新的電子空穴對 (Electron-Hole pair)，然后電子繼續(xù)撞擊，如此雪崩倍增下去導(dǎo)致?lián)舸?，所以這種擊穿的電流幾乎快速增大，I-V curve幾乎垂直上去，很容燒毀的。(這點和源漏穿通擊穿不一樣)那如何改善這個juncTIon BV呢?所以主要還是從PN結(jié)本身特性講起，肯定要降低耗盡區(qū)電場，防止碰撞產(chǎn)生電子空穴對，降低電壓肯定不行，那就只能增加耗盡區(qū)寬度了，所以要改變 doping profile了，這就是為什么突變結(jié)(Abrupt juncTIon)的擊穿電壓比緩變結(jié)(Graded JuncTIon)的低。

當(dāng)然除了doping profile，還有就是doping濃度，濃度越大，耗盡區(qū)寬度越窄，所以電場強度越強，那肯定就降低擊穿電壓了。而且還有個規(guī)律是擊穿電壓通常是由低 濃度的那邊濃度影響更大，因為那邊的耗盡區(qū)寬度大。公式是BV=K*(1/Na+1/Nb)，從公式里也可以看出Na和Nb濃度如果差10倍，幾乎其中一 個就可以忽略了。那實際的process如果發(fā)現(xiàn)BV變小，并且確認(rèn)是從junction走的，那好好查查你的Source/Drain implant了。這個主要是Drain和Gate之間的Overlap導(dǎo)致的柵極氧化層擊穿，這個有點類似GOX擊穿了，當(dāng)然它更像 Poly finger的GOX擊穿了，所以他可能更care poly profile以及sidewall damage了。當(dāng)然這個Overlap還有個問題就是GIDL，這個也會貢獻(xiàn)Leakage使得BV降低。上面講的就是MOSFET的擊穿的三個通道，通常BV的case以前兩種居多。上面講的都是Off-state下的擊穿，也就是Gate為0V的時候，但是有的時候Gate開啟下Drain加電壓過高也會導(dǎo)致?lián)舸┑模覀兎Q之為 On-state擊穿。這種情況尤其喜歡發(fā)生在Gate較低電壓時，或者管子剛剛開啟時，而且?guī)缀醵际荖MOS。所以我們通常WAT也會測試BVON。

內(nèi)阻很小的MOS管通常指? 超低內(nèi)阻MOS管 ?，其導(dǎo)通壓降極低(通常為毫伏級別)，適用于高精度電路和低功耗場景。這類MOS管通過優(yōu)化制造工藝實現(xiàn)極低的導(dǎo)通電阻，例如 N溝道增強型MOS管 在導(dǎo)通時，源極(S)與漏極(D)之間的電壓降可低至數(shù)毫伏，電流通過時產(chǎn)生的功耗非常小。 ?12

?導(dǎo)通壓降小?：典型值在幾毫伏到數(shù)十毫伏之間，例如1A電流通過6.5毫歐的MOS管時，壓降僅約6.5毫伏。 ?3?開關(guān)速度快?：得益于場效應(yīng)控制特性，開關(guān)速度比普通晶體管更快。 ?1?低功耗?：導(dǎo)通損耗低，適合電池供電等對功耗敏感的場景。 ?3常用于電源管理、高精度電路保護(如防電源反接)、高速開關(guān)電路等，可避免因壓降過大導(dǎo)致元件損壞或效率降低的問題。