通過學(xué)習(xí)一些基本的設(shè)計技術(shù)并應(yīng)用現(xiàn)代的EMC分析軟件，改進(jìn)您的PCB設(shè)計，避免因EMC測試失敗而導(dǎo)致的昂貴重新設(shè)計。

印刷電路板（PCB）的設(shè)計面臨諸多挑戰(zhàn)，包括尺寸限制、機械集成、熱量考慮和電源效率等。此外，電磁兼容性（EMC）又增加了新產(chǎn)品上市的復(fù)雜性，為設(shè)計過程帶來了新的障礙。

EMC涵蓋了廣泛的電磁現(xiàn)象，包括電磁能量的非故意產(chǎn)生、傳播和接收。EMC問題可能會妨礙PCB的正常運行，或干擾附近的其他電子系統(tǒng)。

圖1. 在PCB設(shè)計階段識別EMC問題

本文旨在探討PCB設(shè)計過程中最常遇到的EMC問題，并提供實用的策略以盡量減少其影響。

板層堆疊

板層堆疊定義了PCB內(nèi)部導(dǎo)電層和非導(dǎo)電層的排列。這些層由以下屬性定義：

• 導(dǎo)電層：數(shù)量、順序、材料和銅重。

• 非導(dǎo)電層：數(shù)量、順序、介電材料和高度。

PCB可以從基本的單層設(shè)計到非常復(fù)雜的多層系統(tǒng)不等。由于高頻信號和小型元件尺寸的需求不斷增加，當(dāng)今大多數(shù)PCB都有4層或更多。

這些層的適當(dāng)排列可以為PCB的EMC和信號完整性行為帶來諸多好處。因此，在設(shè)計新PCB時，板層堆疊是最關(guān)鍵的決定之一。

通過仔細(xì)規(guī)劃堆疊（包括適當(dāng)?shù)膶禹樞?、接地和屏蔽），可以最小化串?dāng)_和阻抗不匹配。在PCB設(shè)計周期的后期修改堆疊可能會特別困難和耗時。因此，在設(shè)計初期定義堅固的PCB堆疊配置可以節(jié)省大量時間和精力。

寄生阻抗

PCB走線本身具有有限的電阻、電感和電容。這種非故意的阻抗稱為寄生阻抗。盡可能降低這種不希望的阻抗對于信號完整性和EMC至關(guān)重要。

在您的PCB設(shè)計中，您可以通過使用組件之間的短而寬的連接來最小化寄生阻抗。此外，仔細(xì)的組件布局也起著至關(guān)重要的作用。

回流路徑

所有電流都會離開源并返回，形成一個電路環(huán)路。回流電流總是沿著阻抗最小的路徑流動。在低頻時，該路徑是電阻最小的路徑。在中頻和高頻時，回流電流則沿著電感最小的路徑流動。

圖2. 印刷電路板走線。圖片由Adobe提供

回流路徑需要盡可能短，以避免不必要的輻射和耦合?？梢酝ㄟ^以下基本準(zhǔn)則來實現(xiàn)：

• 盡可能使組件靠近，特別是那些具有短上升時間的信號驅(qū)動組件。

• 使用寬接地平面以保持電感盡可能低。

• 使用能保持回流路徑短的板層堆疊。

• 避免接地平面中出現(xiàn)間隙。

接地連接和參考平面

接地為電信號提供穩(wěn)定的參考點。通過長軌跡或質(zhì)量不佳的銅平面連接到接地平面會直接引入不必要的寄生效應(yīng)。

電流回流到接地的短路徑可確保低阻抗回流路徑，同時最大限度地減少產(chǎn)生接地回路的可能性，這些接地回路會產(chǎn)生輻射發(fā)射并降低信號完整性和EMC性能。

參考平面是大面積的銅區(qū)域，用于為接地創(chuàng)建回流路徑，并為高頻信號提供參考。它們對于傳輸線是必需的，并且是控制輻射發(fā)射的高效、經(jīng)濟的解決方案。

在PCB的不同層中，經(jīng)?？梢钥吹教畛溆写竺娣e銅區(qū)域的情況。然而，這些銅區(qū)域具有非零阻抗，因此會引入電感、電容和電阻。為了最大限度地減少這種非理想阻抗的影響，回流路徑必須盡可能短。這也意味著不同PCB層上不同接地平面之間的連接也必須設(shè)計得盡可能低阻抗。

縫合過孔

使用縫合過孔可以實現(xiàn)平面之間的低阻抗。通過在參考平面上添加均勻分布的過孔，可以顯著降低它們之間的阻抗，進(jìn)而減少寄生效應(yīng)。這種技術(shù)的最大優(yōu)點是它不會增加PCB的價格或復(fù)雜性。

圖3. 縫合過孔對于低阻抗接地路徑至關(guān)重要。

串?dāng)_

將長走線彼此靠近放置會對信號完整性和EMC產(chǎn)生負(fù)面影響。一條走線產(chǎn)生的場會與相鄰走線相互作用，導(dǎo)致不希望的信號耦合。這種現(xiàn)象被稱為串?dāng)_。

為了減少串?dāng)_：

• 增加相鄰走線之間的距離。

• 減少走線與參考平面之間的距離。

• 在信號層之間添加接地平面以限制場的擴散（屏蔽）。

雖然第一種方法易于實施，但可能會增加電路板的大小。第二種方法可能會對PCB的其他方面產(chǎn)生強烈影響，例如高速走線的制造或阻抗控制。

處理串?dāng)_的其他技術(shù)包括避免走線平行布置、將組件放置在遠(yuǎn)離I/O互連的位置，以及在堆疊內(nèi)的不同層上隔離高噪聲發(fā)射器。

靜電放電（ESD）保護

PCB經(jīng)常需要與其他PCB、電源單元、傳感器或其他外部系統(tǒng)相互連接，也可能會與人接觸。這些都可能產(chǎn)生靜電放電（ESD）事件。這些放電在時間上非常短暫，但能量極高。

如果電路板需要通過免疫測試，則在每個進(jìn)入或離開電路板的連接器或元件上添加保護元件是一個好習(xí)慣，甚至是必須的，尤其是如果這些元件可能會被人類觸摸到。

這些保護元件可以是：

• 瞬態(tài)電壓抑制器（TVS），用于箝制瞬態(tài)事件，避免對電路板組件造成永久性損壞。

• 金屬氧化物壓敏電阻（MOV），在檢測到電壓尖峰時將電流從敏感組件中轉(zhuǎn)移出去。

• 熱敏電阻，其電阻隨溫度變化而增加（或減少），以提供自調(diào)節(jié)保護。這些熱敏電阻具有正溫度系數(shù)和負(fù)溫度系數(shù)。

去耦電容

微控制器、通信模塊和其他有源組件可能會作為有源噪聲源。去耦電容（也稱為旁路電容）可以減輕這種噪聲的影響。

圖4. 在PCB板上將去耦電容放置在集成電路（IC）附近。圖片由Adobe提供

去耦電容能夠濾除高頻噪聲，并為高頻電流提供低阻抗的回流路徑。為了實現(xiàn)良好的去耦效果，需要特別注意以下幾點：

• 將去耦電容盡可能靠近集成電路放置，以縮短回流電流的路徑。

• 盡可能縮短接地連接，以減少寄生電感量。

• 選擇具有低等效串聯(lián)電感（ESL）和低等效串聯(lián)電阻（ESR）的電容。

圖5. 去耦電容的值和放置位置對正常工作至關(guān)重要。

靠近板邊的走線

攜帶快速數(shù)字信號的走線會產(chǎn)生高強度的交變場。如果這些走線太靠近沒有屏蔽的板邊，這些場可能會離開電路板，產(chǎn)生不必要的輻射發(fā)射。

假設(shè)電路板具有堅固的參考平面，請遵循以下準(zhǔn)則以減少不必要的輻射量：

• 將走線移向電路板的內(nèi)部區(qū)域。

• 在整個電路板周圍添加過孔圍欄以進(jìn)行屏蔽。

圖6. PCB邊緣附近的快速切換信號可能產(chǎn)生輻射發(fā)射。

差分阻抗

差分對是一種特殊的傳輸線類型，其中信號和回流路徑并行布置。差分對需要以恒定的阻抗進(jìn)行布線，以避免反射，并保持相同長度以避免信號偏斜。

為了控制差分阻抗：

• 通過合理選擇介質(zhì)的高度和特性來控制板層堆疊。

• 在差分對附近放置實心的接地平面。

只要參考（接地）平面位于信號下方，用于計算傳輸線阻抗的公式就是有效的。缺少接地平面或其中的間隙會導(dǎo)致阻抗不匹配，從而產(chǎn)生損耗和反射。

為您的PCB設(shè)計獲取EMC建議

設(shè)計符合EMC標(biāo)準(zhǔn)的PCB是一項復(fù)雜的挑戰(zhàn)。通過遵循本文中的建議，您可以提升作為PCB設(shè)計師的技能，并朝著首次設(shè)計就通過EMC測試的目標(biāo)邁進(jìn)！

為了進(jìn)一步輔助我們的PCB設(shè)計，DENPAFLUX（前身為Mitai）的增強型AI可以迅速識別您布局中潛在的EMC問題，并提供專家建議。只需以多種常見的行業(yè)標(biāo)準(zhǔn)格式上傳您的設(shè)計，DENPAFLUX（原Mitai）將幫助您優(yōu)化設(shè)計，以便通過EMC測試。

圖7. DENPAFLUX（原Mitai）用于EMC設(shè)計的增強型AI工具