初始化

AD9361上電后進入睡眠狀態(tài)以減小功耗，在進行操作前，時鐘必須使能并完成初始化校正。主要校準(zhǔn)參數(shù)如下：

• BBPLL VCO校準(zhǔn)

• 射頻合成器電荷泵校準(zhǔn)

• 基帶RX模擬濾波器調(diào)諧

• 基帶TX模擬濾波器調(diào)諧

• 基帶TX第二次濾波調(diào)諧

• RX TIA校準(zhǔn)正

• RX ADC設(shè)置

• 基帶DC偏移

• 射頻DC偏移

• RX正交校準(zhǔn)

• TX正交校準(zhǔn)

02

AD9361濾波

• TX信號通路

AD9361 TX信號通路從AD9361數(shù)字接口接收I、Q兩路12比特補碼數(shù)據(jù)，每個通道將數(shù)據(jù)經(jīng)過四個數(shù)字插值濾波器送入12bit的DAC。4個插值濾波器可旁路。DAC模擬輸出通過兩個低通濾波器濾波后發(fā)送至RF混合器發(fā)射。低通濾波器的角頻率可通過SPI寄存器編程。TX信號通路框圖如圖所示。

TX信號通路

其中第一個數(shù)字濾波器是可編程多相FIR濾波器，可通過因子1、2、4進行內(nèi)插。TX FIR采用DAC_CLK作為采用時鐘，DAC_CLK通過寄存器器0x002[D1:D0]進行配置。

TX HB1是一個固定系數(shù)半帶插值濾波器，其功能通過寄存器0x002[D2]配置。

TX HB2也是一個固定系數(shù)半帶插值濾波器，其功能通過寄存器0x002[D3]配置。

TXHB3/INT3提供了在兩個不同固定系數(shù)插值濾波器中進行選擇。TXHB3\INT3通過因子2進行插值，功能由寄存器0x002[D5:D4]控制，若0x002[D5:D4]置為2’b00，則不時用。當(dāng)0x002[D5:D4]被設(shè)置為2’b01時，TXHB3被使用，并且內(nèi)插因子設(shè)置為2。當(dāng)0x002[D5:D4]被設(shè)置為2’b10時，TX INT3濾波器被使用并且內(nèi)插因子設(shè)置為3。

DAC之后的模擬濾波器通過去除采樣混疊并在上變頻前進行低通濾波，從而減小雜散輸出。

TXBBLPF是一個可編程的3dB角頻率三階巴特沃斯低通濾波器，角頻率范圍625kHz~32MHz。通常將TXBBLPF校準(zhǔn)到基帶信道帶寬的1.6倍，在寄存器0x0C0~ 0X0CC進行設(shè)置。

TX Secondary LPF是一個可編程3dB角頻率單相低通濾波器，角頻率可編程范圍2.7MHz~100MHz，通常將該濾波器校準(zhǔn)到基帶信道帶寬的5倍。在寄存器0x0D0~ 0x0D3進行設(shè)置。

• RX 信號通路

AD9361 RX信號通路將經(jīng)過下變頻的信號（I和Q）傳遞給基帶接收器部分，由兩個可編程模擬低通濾波器、一個12bitADC和四階數(shù)字抽取濾波器組成。四個抽取濾波器可旁路。低通濾波器的角頻率通過SPI寄存器編程。AD9361RX信號通路框圖如圖所示。

RX信號通路

RX TIA LPF是一個可編程3dB角頻率單相低通濾波器，角頻率可編程范圍1MHz~ 70MHz，通常該濾波器校準(zhǔn)到基帶信道帶寬的2.5倍，通過寄存器0x1DB~0x1DF編程設(shè)置。

RX BB LPF是一個可編程3dB角頻率三階巴特沃斯低通濾波器，角頻率可編程范圍200kHz~39.2MHz，通常該濾波器校準(zhǔn)到基帶信道帶寬的1.4倍，通過寄存器0x1E0~0x1EF編程設(shè)置。

RXHB3/DEC3提供了在兩個不同固定系數(shù)插值濾波器中進行選擇，通過因子2或3選擇，功能在寄存器0x003[D5:D4]控制。如果寄存器0x003[D5:D4]被置為2’b00，則濾波器不使用；如果寄存器0x003[D5:D4]被置為2’b01，則RX HB3被使用并且選擇因子置為2；如果寄存器0x003[D5:D4]被置為2’b110，則RX DEC3被使用并且選擇因子置為3。

RX HB2是一個固定系數(shù)半帶抽取濾波器，功能通過寄存器0x003[D3]控制。

RX HB1是一個固定系數(shù)半帶抽取濾波器，功能通過寄存器0x003[D2]控制。

RX信號通路最后的數(shù)字濾波時一個可編程多相 FIR 濾波器。FIR濾波器可通過因子1，2，4進行選擇，功能通過寄存器0x003[D1:D0]控制。濾波器的抽頭可在16~128抽頭共16組進行配置。抽頭按照16bit補碼格式。RX FIR擁有可編程增益-12dB,-6dB,0dB和6dB。FIR濾波器提供6dB增益動態(tài)范圍，因此通常設(shè)置為-6dB產(chǎn)生0dB的凈增益。

03

D9361接口

在AD9361和基帶處理器（BBP）之間并行數(shù)據(jù)端口和SPI接口進行數(shù)據(jù)和控制/狀態(tài)信息傳輸。在寬帶無線系統(tǒng)中，AD9361和BBP之間的接口如下圖所示。數(shù)據(jù)接口的操作可選擇兩種模式：標(biāo)準(zhǔn)CMOS兼容模式或者LVDS兼容模式。

AD9361接口

CMOS模式

保持單端CMOS邏輯兼容性；

可使用一個或兩個數(shù)據(jù)端口，兩個可以滿足高吞吐率；

支持了個或兩個數(shù)據(jù)端的FDD和TDD操作。

LVDS模式

數(shù)據(jù)端口信號采用差分LVDS，在AD9361和BBP之間允許12英PCB走線或連接器互聯(lián)。

僅數(shù)據(jù)端口（包括時鐘和其他時序信號）是LVDS兼容；

支持FDD和TDD。

• 并行數(shù)字接口

AD9361數(shù)字接口由兩并行數(shù)據(jù)端口、時鐘、同步和控制信號組成，這些信號配置為單端CMOS信號或高速低噪的LVDS進行數(shù)據(jù)傳輸。

• 調(diào)整數(shù)據(jù)通路參數(shù)

調(diào)整數(shù)據(jù)通路參數(shù)，主要在于配置控制寄存器。下表列出了SPI寄存器用于配置并行數(shù)據(jù)端口控制情況。

SPI接口

SPI總線為AD9361提供了所有數(shù)字控制機制，每個SIP寄存器8bit寬，每個寄存器包含控制bit、專題狀態(tài)監(jiān)視器、或器件功能其他控制設(shè)置。SPI總線單寄存器寫讀操作的時序波形分別如下圖所示。

SPI寫時序

SPI讀時序

• 附加接口信號

CLOK_OUT是一個輸出信號，作為BBP的主時鐘源，時鐘頻率不高于61.44MHz。

CTRL_IN[3:0]引腳是四位可編程輸入信號，用于實時控制TX天線和RX增益。

CTRL_OUT[7:0]是8位可編程實時處理數(shù)字輸出信號，包括內(nèi)部生成的功能和狀態(tài)bit，比如PLL鎖定、校準(zhǔn)完成和AGC功能。

EN_AGC是一個輸入信號，當(dāng)AGC工作時進行實時控制。信號拉高時，迫使AGC解鎖便于進行增益調(diào)控。

GPO[3:0]數(shù)字輸出引腳，用于配置ENSM狀態(tài)監(jiān)視器或者作為通用邏輯輸出。

RESETB輸出信號，允許AD9361異步硬件復(fù)位，低電平有效。

SYNC_IN邏輯輸入信號，提供AD9361器件所有數(shù)據(jù)端口同步信號。