FPGA圖像處理之行緩存（linebuffer）的設(shè)計(jì)一

背景知識(shí)

在FPGA數(shù)字圖像處理中，行緩存的使用非常頻繁，

例如我們需要圖像矩陣操作的時(shí)候就需要進(jìn)行緩存，

例如圖像的均值濾波，中值濾波，高斯濾波以及sobel

邊緣查找等都需要行緩存設(shè)計(jì)。這里的重要性就不在

贅述。

FPGA實(shí)現(xiàn)

圖1 行緩存菊花鏈結(jié)構(gòu)

如圖1所示，我們要設(shè)計(jì)n行同時(shí)輸出，就串聯(lián)n行。Line_buffer的大小設(shè)置由圖像顯示行的大?。▓D像寬度）決定。例如480*272 （480）。

intel shift register

設(shè)計(jì)源碼：

Line3 IP設(shè)置:

圖2 shift register IP

圖3 參數(shù)設(shè)置

如圖2,3所示，我們需要設(shè)計(jì)3x3的矩陣數(shù)據(jù)，就要同時(shí)流出三行的數(shù)據(jù)參數(shù)如圖3所示設(shè)置。

仿真頂層：

仿真結(jié)果：

圖4 整體效果

圖5 一行數(shù)據(jù)

圖6 兩行數(shù)據(jù)

圖7 三行數(shù)據(jù)

如圖7所示，當(dāng)三行數(shù)據(jù)全出來(lái)時(shí)，我們數(shù)據(jù)全部對(duì)齊，說(shuō)明設(shè)計(jì)正確。

xilinx shift register

源碼：

IP設(shè)置：

圖8 IP設(shè)置參數(shù)

圖9 Hierarchy

仿真頂層：

仿真結(jié)果：

圖10 仿真整體效果

圖11 三行數(shù)據(jù)同時(shí)對(duì)齊輸出

至此我們完成了xilinx 和altera 的IP設(shè)計(jì)行緩存，但是此方法在某種情況下不夠靈活，所以下節(jié)我們將推出fifo設(shè)計(jì)行緩存。