第四篇：mig IP的仿真

1快速仿真

1>①ddr3_ip->②Open IP Example Design

2>選擇ddr3仿真生成的路徑。

3>DDR3自帶仿真工程生成完畢。

4>①Run Simulation ->②Run Behavioral Simulation。

5>等待10幾分鐘左右仿真完成。

6>仿真完成查看波形。

對(duì)于xiinx官方自帶的DDR3仿真的例子大家可以參看UG586

（https://china.xilinx.com/support/documentation/ip_documentation/mig_7series/v4_2/ug586_7Series_MIS.pdf）。

2仿真

目標(biāo)：對(duì)DDR3的8個(gè)bank從0 bank開始對(duì)每個(gè)bank寫入0-99，然后依次讀出，循環(huán)讀寫。

修改example_top模塊如下所示：

參見參考工程：ddr3_sim。

如上圖所示，app_cmd信號(hào)在①處為寫ddr3命令，從bank0寫到bank7。②處為ddr3讀命令，從bank0讀到bank7。

如圖紅框所示，我們采用寫時(shí)序第一種情況（具體參看《第三篇：mig IP用戶讀寫時(shí)序》）。地址每次加8，數(shù)據(jù)每次加1。

如上圖紅框所示，連續(xù)寫數(shù)據(jù)。

如上圖紅框所示，app_rd_data_valid信號(hào)有效，讀出數(shù)據(jù)和寫入數(shù)據(jù)一致，仿真驗(yàn)證完成。