www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > > FPGA開源工作室


第五篇:mig讀寫時序下板實現(xiàn)

1頂層文件和約束文件

ddr3_test.v

參見參考工程:ddr3_test。

ddr3.xdc

  1. set_property PACKAGE_PIN E3 [get_ports clk]

  2. set_property IOSTANDARD LVCMOS33 [get_ports clk]

  3. set_property PACKAGE_PIN D9 [get_ports reset]

  4. set_property PACKAGE_PIN E1 [get_ports init_calib_complete]

  5. set_property IOSTANDARD LVCMOS33 [get_ports init_calib_complete]

  6. set_property IOSTANDARD LVCMOS33 [get_ports reset]

2 下板實現(xiàn)讀寫時序

1>完成綜合和實現(xiàn)


2>下載bit文件和debug文件。

3>下載完成,查看波形。

4>app_wdf_data數(shù)據(jù)格式改為Unsigned Decimal。

5>查看寫時序。

6>查看讀時序。

基于xilinx mig ipddr3讀寫驗證完成。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
關(guān)閉